[論文レビュー] Memristor Crossbars with 4.5 Terabits-per-Inch-Square Density and Two Nanometer Dimension

Shuang Pi, Can Li+5 more|arXiv (Cornell University)|Apr 26, 2018

Advanced Memory and Neural Computing参考文献 50被引用数 155

ひとこと要約

本論文は、2×2 nm^2デバイスを用いて最大4.5 Tb/in^2の密度を実現するメモリ抵抗素子クロスバーを示す。数十ナノアンペアでスイッチ可能である。これは高密度で省電力なストレージ/処理ソリューションを提示する。

ABSTRACT

Memristor is a promising building block for the next generation nonvolatile random access memory and bio-inspired computing systems. Organizing memristors into high density crossbar arrays, although challenging, is critical to meet the ever-growing high capacity and low energy demands of these applications especially in the big data era. Here, we construct memristor crossbars with a single-layer density up to 4.5 terabits per inch square, an order of magnitude denser than the state- of-the-art 64-layer triple level cell NAND flash technology. The memristors in the crossbars are 2 $ imes$ 2 nm$^2$ in size, capable of switching with tens of nano ampere electric current. The densely packed memristor crossbars of extremely small working devices provides a power-efficient solution for high density information storage and processing.

研究の動機と目的

• メモリ抵抗素子クロスバーを用いた高密度で省エネルギーなメモリおよびニューロモルフィック計算の動機づけ。
• 単層クロスバーで前例のないビット密度を達成することを実証。
• スケーラブルな統合に適したデバイス寸法とスイッチング電流の適合性を示す。

提案手法

• 2×2 nm^2デバイスを用いたメモリ抵抗素子クロスバーを製造する。
• 単層で最大4.5 Tb/in^2の密度を達成・評価する。
• 数十ナノアンペアの電流でスイッチングを行うことを明示する。
• 密度を最先端のNANDフラッシュ技術（64-layer, triple level cell）と比較する。

実験結果

リサーチクエスチョン

• RQ1 サブ3 nmデバイス寸法のメモリ抵抗素子クロスバーは、単層でterabits-per-square-inch densitiesを実現できるか？
• RQ2 そのように高密度に詰められたメモリ素子に必要なスイッチング電流はどのくらいで、大規模統合に対して省電力性はあるか？
• RQ3 達成された密度は、現代の高密度メモリ技術とどのように比較されるか？
• RQ4 ニューロモルフィックまたはビッグデータ応用における storage and processing efficiency にどのような影響があるか？

主な発見

• 単層で4.5 Tb/in^2の密度を実証したメモリ抵抗素子クロスバー。
• メモリ抵抗素子は2×2 nm^2のサイズで、数十ナノアンペアでスイッチングする。
• 示された密度は、先端の64-layer TLC NANDフラッシュ技術より1桁高い。
• 高密度なクロスバーは、高密度情報保存と処理における省電力ソリューションを提供する。