[論文レビュー] MIRAGE: Mitigating Conflict-Based Cache Attacks with a Practical Fully-Associative Design

Gururaj Saileshwar, Moinuddin K. Qureshi|arXiv (Cornell University)|Sep 18, 2020

Security and Verification in Computing被引用数 15

ひとこと要約

MIRAGEは、ポ인터ベースの間接参照と余分な無効タグを備えた歪み付きアソシエイティブタグストアを用いた、配置と置換を分離することで、任意のキャッシュラインをランダムに除外できるグローバル除外を可能にする実用的な完全アソシエイティブキャッシュ設計を提案する。これにより、競合に基づく側面からの攻撃が排除される。性能オーバーヘッドはわずか2%、面積コストは17–20%に抑えられ、セット競合が10^4〜10^17年間で1回未満の確率で発生する。

ABSTRACT

Shared processor caches are vulnerable to conflict-based side-channel attacks, where an attacker can monitor access patterns of a victim by evicting victim cache lines using cache-set conflicts. Recent mitigations propose randomized mapping of addresses to cache lines to obfuscate the locations of set-conflicts. However, these are vulnerable to new attacks that discover conflicting sets of addresses despite such mitigations, because these designs select eviction-candidates from a small set of conflicting lines. This paper presents Mirage, a practical design for a fully associative cache, wherein eviction candidates are selected randomly from all lines resident in the cache, to be immune to set-conflicts. A key challenge for enabling such designs in large shared caches (containing tens of thousands of cache lines) is the complexity of cache-lookup, as a naive design can require searching through all the resident lines. Mirage achieves full-associativity while retaining practical set-associative lookups by decoupling placement and replacement, using pointer-based indirection from tag-store to data-store to allow a newly installed address to globally evict the data of any random resident line. To eliminate set-conflicts, Mirage provisions extra invalid tags in a skewed-associative tag-store design where lines can be installed without set-conflict, along with a load-aware skew-selection policy that guarantees the availability of sets with invalid tags. Our analysis shows Mirage provides the global eviction property of a fully-associative cache throughout system lifetime (violations of full-associativity, i.e. set-conflicts, occur less than once in 10^4 to 10^17 years), thus offering a principled defense against any eviction-set discovery and any potential conflict based attacks. Mirage incurs limited slowdown (2%) and 17-20% extra storage compared to a non-secure cache.

研究の動機と目的

• セットアソシエイティブマッピングに起因する共有最後段キャッシュ（LLC）の脆弱性、特にセット競合を悪用する攻撃に対する対策を講じること。
• セット競合を完全に排除し、高度なアルゴリズムを用いても除外セットを特定できないようにすること。
• 完全アソシエイティブキャッシュのセキュリティ特性（グローバル除外）を実現しながら、セットアソシエイティブの検索パフォーマンスを維持すること。
• OSの干渉やキャッシュパーティショニングを必要としない実用的でスケーラブルかつ低オーバーヘッドの解決策を提供すること。
• システムの寿命にわたりセット競合が統計的に不可能であることを保証することで、長期的なセキュリティを確保すること。

提案手法

• タグの配置とデータの置換を分離し、タグストアとデータストアの間にポインタベースの間接参照を導入することで、グローバルな犠牲選択を可能にする。
• キャッシュ挿入時にセット競合を排除するため、余分な無効タグを備えた歪み付きアソシエイティブタグストアを採用する。
• 負荷に応じたスケュー選択ポリシーを用いて動的に負荷をバランスさせ、無効タグを備えたセットの利用可能性を保証する。
• ハッシュテーブルのチェイン構造のような可変遅延構造を避けることで、一定のヒット遅延を維持する。
• 負荷バランスに2のべき乗の選択肢を活用し、すべてのキャッシュラインに対して競合なし挿入の高い確率を達成する。
• ナイーブな完全アソシエイティブ設計とは異なり、1回のキャッシュアクセスで24–28の場所にのみアクセスすることで、効率的な検索を維持する。

実験結果

リサーチクエスチョン

• RQ1 実用的で安全なキャッシュ設計は、共有最後段キャッシュにおけるすべてのセット競合を排除できるか？
• RQ2 セットアソシエイティブ設計のパフォーマンスを維持しつつ、完全アソシエイティブキャッシュのセキュリティを達成できるか？
• RQ3 高い面積または遅延オーバーヘッドを伴わずに、グローバル除外を効率的に実装できるか？
• RQ4 制限された除外候補セットを利用する攻撃アルゴリズムに対しても、設計が安全に保てるか？
• RQ5 現代のプロセッサの寿命にわたり、競合なし動作を保証するためにどの程度のストレージオーバーヘッドが必要か？

主な発見

• MIRAGEはセット競合を完全に排除し、完全アソシエイティブ性の違反（すなわちセット競合）が10^4〜10^17年間で1回未満の確率で発生する。
• 非セキュアなセットアソシエイティブLLCと比較して、性能低下はわずか2%に抑えられる。
• 標準のセットアソシエイティブキャッシュと比較して、17–20%の追加ストレージが必要であり、主にタグストア内の余分な無効タグに起因する。
• 1回の検索で24–28の場所にのみアクセスすることで、一定のヒット遅延を維持し、可変遅延構造を回避する。
• 負荷に応じたスケュー選択ポリシーにより、無効タグを備えたセットが常に利用可能となり、競合なし挿入が可能になる。
• MIRAGEは、ランダムマッピング方式を狙う攻撃を含め、すべての既知の除外セット発見攻撃に対して強固である。