[論文レビュー] Mitigating barren plateaus of variational quantum eigensolvers

Xia Liu, Geng Liu+3 more|arXiv (Cornell University)|May 26, 2022

Neural Networks and Reservoir Computing被引用数 15

ひとこと要約

本稿では、普遍的アーキテクチャと比較して大幅に少ないパラメータで任意の純粋な量子状態を準備できるパラメータ化された量子回路、すなわち状態効率的アーキテクチャ（SEA）を提案する。この手法により、変分量子固有値求解器（VQE）における学習可能性が向上する。冗長なパラメータ空間の削減と、調整可能な Controlled-NOT（CNOT）ゲートを用いた柔軟なエンタングルメント制御により、バーレン・プレートウオール（barren plateaus）の発生が抑制され、グレデントの大きさのスケーリングにおいて、グローバル2-デザインと比較して最大で2乗の改善が達成される。

ABSTRACT

Variational quantum algorithms (VQAs) are expected to establish valuable applications on near-term quantum computers. However, recent works have pointed out that the performance of VQAs greatly relies on the expressibility of the ansatzes and is seriously limited by optimization issues such as barren plateaus (i.e., vanishing gradients). This work proposes the state efficient ansatz (SEA) for accurate ground state preparation with improved trainability. We show that the SEA can generate an arbitrary pure state with much fewer parameters than a universal ansatz, making it efficient for tasks like ground state estimation. Then, we prove that barren plateaus can be efficiently mitigated by the SEA and the trainability can be further improved most quadratically by flexibly adjusting the entangling capability of the SEA. Finally, we investigate a plethora of examples in ground state estimation where we obtain significant improvements in the magnitude of cost gradient and the convergence speed.

研究の動機と目的

• 変分量子固有値求解器（VQEs）におけるバーレン・プレートウオールという深刻な課題に取り組むこと。これは、勾配が消えるため、スケーラビリティを阻害する。
• グランドステート推定タスクに必要な普遍的状態準備を可能にするが、パラメータ数を最小限に抑えたアーキテクチャの設計。
• パラメータの冗長性を低減することで、最適化のための局所的構造が改善され、勾配の大きさが向上することの実証。
• アーキテクチャにおけるエンタングルメントの調整可能性が、バーレン・プレートウオール効果のさらなる抑制に与える影響の解明。
• 量子化学およびスピン模型における数値実験を通じた手法の妥当性の検証。収束性と勾配スケーリングの両面で、優れた性能が示された。

提案手法

• 状態効率的アーキテクチャ（SEA）を提案。3層構造で構成される：スレート係数層（U₁）、調整可能なCNOT数を持つエンタングリング層（V）、局所的基底変換層（U₂, U₃）。
• スレート分解の構造を活用し、普遍的アーキテクチャと比較して必要なパラメータ数を削減することで、純粋な状態を効率的にパラメータ化。
• CNOTゲート数を調整可能な柔軟なエンタングリング層を導入。これにより、ターゲット状態の二部エンタングルメントに適合した適応的表現力を実現。
• SEAのフレーム・ポテンシャルを分析し、その2番目のモーメントが 𝒪(2⁻⁴ᴺ) にスケーリングすることを証明。これはハール測度と一致し、有効な2-デザイン行動を示す。
• LiH（12キュービット）およびヘイゼンベルク模型のハミルトニアンを用いた数値シミュレーションにより、SEAをALT、ランダム回路、他のアーキテクチャと比較。パラメータ数を同等に保った状態で比較。
• 学習可能性と最適化性能の評価に、コスト勾配の分散と収束速度を指標として採用。

実験結果

リサーチクエスチョン

• RQ1 普遍的アーキテクチャと比較して、著しく少ないパラメータで任意の純粋な量子状態を準備できるパラメータ化された量子回路を設計可能か？
• RQ2 アーキテクチャ設計におけるパラメータ空間の冗長性を低減することで、学習可能性の向上とバーレン・プレートウオールの緩和が達成されるか？
• RQ3 アーキテクチャのエンタングルメント構造を、ターゲット状態のエンタングルメントに合わせて調整できる範囲はどの程度か。また、その調整が勾配の大きさに与える影響は？
• RQ4 SEAはハール測度と同等のフレーム・ポテンシャルのスケーリングを達成するか。これは、有効な2-デザイン行動を示す。
• RQ5 ALT やランダム回路といった標準的アーキテクチャと比較して、VQEにおけるコスト勾配の大きさと収束速度の面で、SEAはどのように優れているか？

主な発見

• SEAは、3N + 6(N−1)l₁ のパラメータ数で普遍的状態準備を実現。これは、ALT やランダム回路といった標準的アーキテクチャと比較して顕著に少ない。
• SEAのフレーム・ポテンシャルは 𝒪(2⁻⁴ᴺ) にスケーリングされ、ハール測度と一致。これは、2-デザインとしての有効性を裏付け、バーレン・プレートウオールの回避に不可欠であることを示す。
• エンタングリング層におけるCNOTゲート数を調整することで、バーレン・プレートウオールの発生を抑制し、グローバル2-デザインと比較して勾配の大きさが最大で2乗の要因まで向上する。
• LiH（12キュービット）における数値実験では、6つのCNOTとLBC層に3つのALTを組み合わせたSEAが、ALT、ランダム回路、他のSEAバージョンよりも高速に収束し、より低いエネルギーを達成した。
• ヘイゼンベルク模型では、最大部分導関数の分散（勾配の大きさの代理指標）が、他のアーキテクチャと比較してSEAでより良好にスケーリングされ、特にターゲット状態のエンタングルメントに合わせてエンタングルメントを調整した場合に顕著に改善された。
• パラメータ数を著しく削減しながらも高い表現力（expressibility）を維持でき、大規模系に対してもスケーラブルかつ学習可能なVQEの実現が可能になった。