[論文レビュー] Mitigating crosstalk errors for simultaneous single-qubit gates on a superconducting quantum processor

Jaap J. Wesdorp, Eric Hyyppä+62 more|arXiv (Cornell University)|Mar 11, 2026

Quantum Information and Cryptography被引用数 0

ひとこと要約

本論文は、モデルベースのクビット周波数最適化と CTS（crosstalk transition suppression）パルス整形を用いて、49量子ビット超伝導プロセッサ上の並列単一量子ビットゲート中のマイクロ波クロストークを緩和し、非常に高い忠実度と帯域幅要件の低減を達成したことを示す。

ABSTRACT

Single-qubit gates on superconducting quantum processors are typically implemented using microwave pulses applied through dedicated control lines. However, these microwave pulses may also drive other qubits due to crosstalk arising from capacitive coupling and wavefunction overlap in systems with closely spaced transition frequencies. Crosstalk and frequency crowding increase errors during simultaneous single-qubit operations relative to isolated gates, thus forming a major bottleneck for scaling superconducting quantum processors. In this work, we combine model-based qubit frequency optimization with pulse shaping to demonstrate crosstalk error mitigation in single-qubit gates on a 49-qubit superconducting quantum processor. We introduce and experimentally verify an analytical model of simultaneous single-qubit gate error caused by microwave crosstalk that depends on a given pulse shape. By employing a model-based optimization strategy of qubit frequencies, we minimize the crosstalk-induced error across the processor and achieve a mean simultaneous single-qubit gate fidelity of 99.96% for a 16-ns gate duration, approaching the mean individual gate fidelity. To further reduce the simultaneous error and required qubit frequency bandwidth on high-crosstalk qubit pairs, we introduce a crosstalk transition suppression (CTS) pulse shaping technique that minimizes the spectral energy around transitions inducing leakage and crosstalk errors. Finally, we combine CTS with model-based frequency optimization across the device and experimentally show a systematic reduction in the required qubit frequency bandwidth for high-fidelity simultaneous gates, supported by simulations of systems with up to 1000 qubits. By alleviating constraints on qubit frequency bandwidth for parallel single-qubit operations, this work represents an important step for scaling towards larger quantum processors.

研究の動機と目的

• 超伝導QPUにおける同時単一量子ビットゲート時のクロストーク誤差を動機づけ、定量化する。
• クロストークとパルス形状およびデタuningとの関係を結ぶモデルを開発・検証する。
• 49量子ビットデバイス全体でクロストークを最小化するための現場でのモデルベース周波数最適化を実演する。
• スペクトルリークを抑制し、必要なクビット周波数帯域を削減するCTSパルス整形を導入する。
• 最大1000量子ビットまでのシミュレーションを通じて、帯域幅を低減しつつ高忠実度を維持するスケーラビリティの可能性を示す。

提案手法

• マイクロ波クロストークに起因する同時単一量子ビットゲート誤差の解析モデルを、駆動パルス形状に依存する形で開発する。
• 同時ランダム化ベンチマークを用いてクロストークを実測し、モデルを検証する。
• プロセッサ全体でクロストーク由来誤差を最小化する現場でのモデルベース周波数最適化を実施する。
• 高次導関数DRAGおよびオフ共振駆動を用いたCTSパルス整形を導入する。
• CTSと周波数最適化を組み合わせ、忠実度を維持しつつ必要周波数帯域を削減する。

実験結果

リサーチクエスチョン

• RQ1 並列の同時ゲート中のマイクロ波クロストークは、パルス形状とデタuningにどのように依存するか？
• RQ2 モデルベースのクビット周波数最適化は、49量子ビットデバイス全体のクロストーク由来誤差を低減できるか？
• RQ3 CTSパルス整形はさらにクロストークとリーケージを抑制し、必要周波数帯域にどう影響するか？
• RQ4 これらの技術のスケーラビリティは、最大1000量子ビットのデバイスでどのような影響を持つか？

主な発見

• 49量子ビットデバイス全体で、16-ns X_pi/2ゲートの平均同時忠実度は99.96%である。
• CTSは高クロストーク量子対に対して、コサイン波パルスと比較してクロストーク由来誤差を最大28±4倍削減する。
• CTSとモデルベース周波数最適化を組み合わせると、平均クロストーク由来X_pi/2誤差を4.4±1.0×10^-5の範囲に保ちながら、必要クビット周波数帯域を200MHz以下に削減できる。
• シミュレーションは、CTSが並列ゲートの平均必要帯域幅を1000量子ビットデバイスまでの範囲で約119±4 MHz削減することを示す。
• デバイスサイズが増加しても、クロストーク誤差が指数的なリソーススケーリングなしに制限・緩和され得ることを示し、スケーラビリティを示す。