[論文レビュー] Mitigating linear optics imperfections via port allocation and compilation

Shreya P. Kumar, Leonhard Neuhaus+5 more|arXiv (Cornell University)|Mar 4, 2021

Photonic and Optical Devices被引用数 5

ひとこと要約

本論文は、特定のポート割り当てとコンパイラーを用いて、光ファイバー干渉計における線形光学的不具合を緩和するハードウェアに配慮した最適化フレームワークを提示する。チップ固有の不具合、特に非理想的なビームスプリッター比をキャリブレーションし、入力/出力ポートの再配置を行うことで、製造欠陥や非一様な分割比が存在する状況下でも、消費電力を数個のオーダー低下させ、ユニタリティの忠実度を11倍以上向上させる。

ABSTRACT

Linear optics is a promising route to building quantum technologies that operate at room temperature and can be manufactured scalably on integrated photonic platforms. However, scaling up linear optics requires high-performance operation amid inevitable manufacturing imperfections. We present techniques for enhancing the performance of linear optical interferometers by tailoring their port allocation and compilation to the on-chip imperfections, which can be determined beforehand by suitable calibration procedures that we introduce. As representative examples, we demonstrate dramatic reductions in the average power consumption of a given interferometer or in the range of its power consumption values across all possible unitary transformations implemented on it. Furthermore, we demonstrate the efficacy of these techniques at improving the fidelities of the desired transformations in the presence of fabrication defects. By improving the performance of linear optical interferometers in relevant metrics by several orders of magnitude, these tools bring optical technologies closer to demonstrating true quantum advantage.

研究の動機と目的

• 電圧駆動型位相シフトャーに起因する再構成可能線形光学的干渉計における高額で変動する消費電力の課題に対処する。
• 集積光子チップにおける製造由来の不均衡なビームスプリッター比が引き起こす忠実度低下を緩和する。
• ハードウェアの再設計を伴わずに、チップ内不具合に適応可能なキャリブレーションおよびコンパイラーのパイプラインを開発する。
• スケーラブルな量子光子デバイスにおける近似的な定常温度運転と性能向上を実現する。

提案手法

• ユニタリ変換全体の消費電力合計を最小化するために、入出力ポートの再割り当てを自由度として導入する。
• キャリブレーション済みの分割比に基づいて最適な位相シフト設定を計算する、特化したコンパイラーを開発する。
• 既知のユニタリ変換下での強度測定を用いて、実際のビームスプリッター反射率を推定するキャリブレーション手順を実施する。
• 期待値と測定値の出力強度差のノルムを最小化するため、勾配ベース最適化（例：Brent法）を適用し、最適な分割比推定値を同定する。
• 分割比誤差に高い感度を示すユニタリ（例：MZIが「クロス」状態付近）を用いて反復的キャリブレーションを実施し、勾配応答を最大化する。
• キャリブレーション済みの分割比推定値とポート割り当て、特化したコンパイリングを統合し、性能指標を共同最適化する。

実験結果

リサーチクエスチョン

• RQ1 ポート割り当ては、プログラマブル干渉計における消費電力の合計および動的範囲を顕著に低減できるか？
• RQ2 追加のハードウェアを要せず、ハードウェアに適合したコンパイラーが非理想的なビームスプリッター比に起因する忠実度損失をどれほど緩和できるか？
• RQ3 分割比がチップ全体でばらつき、一様でない状況下でも、キャリブレーションおよびコンパイリング技術の耐障害性はどの程度高いか？
• RQ4 ポート割り当てと特化したコンパイリングの組み合わせにより、現実的な製造欠陥下でも変換忠実度を向上させられるか？
• RQ5 正確な分割比推定値を達成し、効果的な誤差緩和を実現するための最小測定回数はどの程度か？

主な発見

• ポート割り当てにより、干渉計の合計消費電力が数個のオーダー低下し、近似的に定常温度での運転が可能になる。
• 最適なポート割り当てにより、異なるユニタリ変換間での消費電力範囲が複数オーダー低下する。
• 特化したコンパイリング手法により、非一様なビームスプリッター比を有する4モードチップでは、不完全なビームスプリッターに起因する誤差の影響が11倍以上低減され、忠実度が向上する。
• 分割比誤差に高い感度を示す1つのユニタリ行列（例：「クロス」状態付近のMZI）を用いたキャリブレーションにより、最小限の測定回数で正確なビームスプリッター反射率推定が可能になる。
• 非一様な分割比に対しても本手法は耐障害性を示す：平均0.47、標準偏差0.005で変動するビームスプリッターであっても、真の最小値0.469に収束する。
• キャリブレーション、ポート割り当て、特化したコンパイリングの統合により、現実的な不具合を有する4モードチップ上でのハールランダムユニタリに対して、忠実度距離（誤差指標）が11.5倍向上する。