[論文レビュー] NEO-QEC: Neural Network Enhanced Online Superconducting Decoder for Surface Codes

Yosuke Ueno, Masaaki Kondo+3 more|arXiv (Cornell University)|Aug 11, 2022

Quantum Computing Algorithms and Architecture被引用数 11

ひとこと要約

本稿では、超伝導量子コンピュータにおける表面コードのためのバイナリ化されたニューラルネットワーク強化デコーダーである NEO-QEC を提案する。SFQベースのデジタル回路と軽量なCNNを組み合わせることで、低遅延・低消費電力のオンラインデコーディングを実現した。単一の論理的キュービット保護とラティスソーク処理の両方において、それぞれ2.5%および1.0%の論理エラー閾値を達成し、論理的キュービットあたり614.9 µWの消費電力に抑え、冷凍4K環境下で最大約1,626個の論理的キュービットを実装可能となった。

ABSTRACT

Quantum error correction (QEC) is essential for quantum computing to mitigate the effect of errors on qubits, and surface code (SC) is one of the most promising QEC methods. Decoding SCs is the most computational expensive task in the control device of quantum computers (QCs), and many works focus on accurate decoding algorithms for SCs, including ones with neural networks (NNs). Practical QCs also require low-latency decoding because slow decoding leads to the accumulation of errors on qubits, resulting in logical failures. For QCs with superconducting qubits, a practical decoder must be very power-efficient in addition to having high accuracy and low latency. In order to reduce the hardware complexity of QC, we are supposed to decode SCs in a cryogenic environment with a limited power budget, where superconducting qubits operate. In this paper, we propose an NN-based accurate, fast, and low-power decoder capable of decoding SCs and lattice surgery (LS) operations with measurement errors on ancillary qubits. To achieve both accuracy and hardware efficiency of the SC decoder, we apply a binarized NN. We design a neural processing unit (NPU) for the decoder with SFQ-based digital circuits and evaluate it with a SPICE-level simulation. We evaluate the decoder performance by a quantum error simulator for the single logical qubit protection and the minimum operation of LS with code distances up to 13, and it achieves 2.5% and 1.0% accuracy thresholds, respectively.

研究の動機と目的

• 極めて厳しい冷凍環境下での消費電力予算を考慮した、低遅延・低消費電力・高精度なデコーディングの実現が求められる。
• MWPM やグリーディアルゴリズムといった従来のデコーダーの限界を克服する。これらはヒューリスティックな性質のため、遅延が大きく、あるいは精度に欠ける。
• バイナリ化されたニューラルネットワークと超伝導デジタル回路（SFQ）を統合することで、冷凍器内での運用に適した、実用的でスケーラブルかつハードウェア効率の良いデコーディングを実現する。
• 補助キュービットにおける測定誤差を想定した、単一論理キュービット保護とラティスソーク操作を両方サポートする。これはモジュラー量子計算に不可欠である。
• ソフトウェアベースの MWPM と同等の高精度を維持しながら、ミリケルビン温度域への適用に適した極めて低消費電力のデコーダーを設計する。

提案手法

• バイナリ化された畳み込みニューラルネットワーク（CNN）と超伝導グリーディデコーダー（QULATISに類似）を組み合わせたハイブリッドデコーディングアーキテクチャを提案し、精度を向上させつつもハードウェア効率を維持する。
• 抵抗性シャントフラックスンロジック（SFQ）を用いた神経処理ユニット（NPU）を実装し、ERSFQ回路を適用することで消費電力を最小限に抑える。4Kおよびミリケルビン温度での動作を想定する。
• バイナリ化されたNNにおけるXNORベースの演算を採用することで、計算複雑性と消費電力を著しく削減し、16 GHzのクロック周波数で高スループットの推論を実現する。
• 1つの論理キュービットあたり(2d−1)²のNPUを並列に配置するNPUアーキテクチャを設計し、1 µsの間に15,840(2d−1)²回の乗算を実行することで、リアルタイムデコーディングを保証する。
• SPICEレベルのシミュレーションを実施し、NPUの消費電力を評価。1 NPUあたり0.742 µW、NN部品の1論理キュービットあたり214.6 µWを推定した。
• QECOOLユニット（1論理キュービットあたり400.3 µW）とNNデコーダーを統合し、1論理キュービットあたりの合計デコーダー消費電力を614.9 µWに抑え、4K環境下の1 Wの消費電力予算内に収めた。

実験結果

リサーチクエスチョン

• RQ1 バイナリ化されたニューラルネットワークを、超伝導デジタル回路と効果的に統合することで、冷凍環境下での表面コードに適した低消費電力・高速デコーディングを実現できるか？
• RQ2 提案された NEO-QEC デコーダーは、グリーディデコーダーと比較して、遅延と消費電力の両方を維持したまま、どの程度デコーディング精度を向上させるか？
• RQ3 実際のノイズモデルを想定した場合、単一論理キュービット保護とラティスソーク処理における NEO-QEC デコーダーの達成可能な論理エラー閾値は何か？
• RQ4 SFQベースのNPUの電力効率は、1 Wの消費電力予算を有する4K冷凍器内でのデコーダーのスケーラビリティをどのように向上させるか？
• RQ5 NNベースのデコーダーは、実際の超伝導キュービットで観測される非一様で偏ったノイズ特性を処理できるか。また、従来のデコーダーと比較して性能はどうか？

主な発見

• NEO-QECデコーダーは、デポラライジングノイズモデル下で単一論理キュービット保護において2.5%の論理エラー閾値を達成し、最適な MWPM デコーダーと同等の性能に近づいた。
• ラティスソーク処理においては1.0%の閾値を達成し、モジュラー量子計算に不可欠な複雑なマルチキュービット操作においても高い耐障害性を示した。
• デコーダーの合計消費電力は1論理キュービットあたり614.9 µWであり、NN部品が214.6 µW、QECOOLユニットが400.3 µWを占め、4K環境下の1 Wの消費電力予算内に収まった。
• NPUは16 GHzで動作し、1 NPUあたり0.742 µWの消費電力で、コード距離が13までの範囲で1 µsあたり15,840(2d−1)²回の乗算をリアルタイムで処理可能である。
• 本アーキテクチャは、1つの4K冷凍器内に最大約1,626個の論理キュービットを実装可能であり、現実のハードウェア制約下でも強力なスケーラビリティの可能性を示した。
• バイナリ化されたCNNは、わずかな精度の低下しか引き起こさない一方で、極めて低消費電力の動作を可能にした。これは、大規模な量子プロセッサにおける現地・冷凍環境下でのデコーディングに適している。