[論文レビュー] Non-volatile Complementary Resistive Switch-based Content Addressable Memory

Omid Kavehei, Said F. Al-Sarawi+5 more|arXiv (Cornell University)|Aug 18, 2011

Advanced Memory and Neural Computing参考文献 12被引用数 5

ひとこと要約

本稿では、非揮発性で、二つのCRSデバイスを用いた、非揮発性の補完的抵抗スイッチ（CRS）ベースのバイナリおよびトレナリコンテンツアドレスエーブルメモリ（B/TCAM）セルを提案する。このセルは、イン・サイトパターンマッチングを実現するための画期的な「論理 → ON」遷移を利用する。この設計により、破壊的リードアウトを伴わず、低消費電力でスケーラブルなCAM動作が可能となり、80 μsの最悪ケースアクセス時間と、物質的含意論理によるエネルギー効率の向上を達成した。64×8 CAMシミュレーションにより検証された。

ABSTRACT

This paper presents a novel resistive-only Binary and Ternary Content Addressable Memory (B/TCAM) cell that consists of two Complementary Resistive Switches (CRSs). The operation of such a cell relies on a logic$ ightarrow$ON state transition that enables this novel CRS application.

研究の動機と目的

• ネットワークインシデント検出やDNA配列解析などのリアルタイム応用に適した、非揮発性でスケーラブルかつ低消費電力なCAMアーキテクチャの開発。
• 補完的抵抗スイッチ（CRS）に特徴的な「論理 → ON」遷移を活用し、イン・サイトコンテンツアドレスエーブルメモリ計算を実現すること。
• CMOS/メモリスター（CMOL）ハイブリッドアーキテクチャにCRSベースのCAMセルを統合し、スループット、密度、パワー効率の向上を図ること。
• 非破壊的リードアウトの実装と寄生スイープパス電流の低減により、リフレッシュサイクルとエネルギー損失を削減すること。
• マッチラインにおける検出可能な電圧低下を確認できる64×8 CAMアレイのシミュレーションを通じて、設計の妥当性を検証すること。

提案手法

• 提案されたCAMセルは、直列に接続された二つの補完的抵抗スイッチ（CRS）で構成され、各CRSは逆極性のバイポーラメモリスター二つからなり、ユニポーラ的スイッチング動作を実現する。
• コア動作は「論理 → ON」遷移に依存する：論理「1」状態（L/H）にあるセルに、SETとRESETのしきい値の間の電圧を印加すると、2番目のメモリスターの抵抗がHRSからLRSにスイッチングされ、電流パルスが発生する。
• この遷移は物質的含意（IMP）論理演算としてモデル化される：pならばq、ここでpは最初のメモリスターの状態、qは2番目のメモリスターの状態であり、条件付き状態変化を可能にする。
• CAMアーキテクチャは16本のセレクトラインと64本のマッチラインを備え、センスアンプがマッチライン上の電圧低下を検出することで一致パターンを特定する。
• 寄生ナノワイヤ抵抗がモデル化され、プルダウン抵抗は初期状態でHRS（R_HRS）に設定されており、従来のメモリスター配列と比較してパターン依存性が低減される。
• Cadence Spectreシミュレーションにより設計が検証され、最悪ケースのマッチラインで約80 μs以内に検出可能なΔVが得られ、非破壊的リードアウトと最小限のエネルギー損失が確認された。

実験結果

リサーチクエスチョン

• RQ1 非揮発性で抵抗素子のみで構成されるCAMセルを、破壊的リードアウトなしにイン・サイトパターンマッチングを可能にする補完的抵抗スイッチ（CRS）を用いて設計可能か？
• RQ2 CRSデバイスにおける「論理 → ON」遷移は、従来の手法と比較して、CAMアーキテクチャにおけるパワー効率とスケーラビリティをどのように向上させるか？
• RQ3 寄生抵抗とデバイスの非理想性が、シミュレーテッド64×8 CAMアレイにおけるマッチライン電圧検出とアクセス時間に与える影響は何か？
• RQ4 CRSベースのCAMの使用は、高密度メモリシステムにおけるリフレッシュサイクル数と総合的エネルギー損失を削減できるか？
• RQ5 CMOLアーキテクチャは、CRSベースのCAMにおいて、スループット、密度、パワー効率の観点から性能をどのように向上させるか？

主な発見

• 提案されたCRSベースのB/TCAMセルは、マッチラインが最小検出可能電圧低下（ΔV）に達するまでの最悪ケースアクセス時間が約80 μsであることを達成した。
• 「論理 → ON」遷移により、不一致セルでのみ電流パルスが発生し、センスアンプがマッチライン上の電圧低下を検出可能となる。一致ライン（ML₁）は変化しないまま維持される。
• シミュレーションにより、プルダウン抵抗が初期状態でR_HRSに設定されており、従来のメモリスター基盤の配列と比較してパターン依存性が低減していることが確認された。
• スイッチングイベントあたりの動的エネルギー消費は10–100 pJ（スイッチング時間30 ns）であり、最先端の低消費電力B/TCAMと比較して中程度のエネルギー効率であることが示された。
• 非破壊的リードアウトと論理→ON遷移の使用により、必要なリフレッシュサイクル数が顕著に削減され、CRSデバイスの耐久性要件が緩和される可能性がある。
• 64×8 CAMシミュレーションは、ランダム入力と保存済みパターンを用いて機能的正しさを示し、CRSベースのCAMセルのコア動作が正当化された。