[論文レビュー] Novel BCD Adders and Their Reversible Logic Implementation for IEEE 754r Format

Himanshu Thapliyal, Saurabh Kotiyal+1 more|ArXiv.org|Mar 22, 2006

Quantum Computing Algorithms and Architecture参考文献 5被引用数 4

ひとこと要約

本稿では、IEEE 754r小数浮動小数点標準向けに最適化された2つの新しいBCD adder（キャリースキップ型およびキャリーロークアラウンド型）を提案する。これらは可逆論理を用いて実装されており、新たにTS-3ゲートを導入し、TSGゲートを活用することで、従来の設計と比較して可逆ゲート数とゴミ出力が顕著に削減され、量子計算および低消費電力計算システムにおける効率的な小数演算を可能にする。

ABSTRACT

IEEE 754r is the ongoing revision to the IEEE 754 floating point standard and a major enhancement to the standard is the addition of decimal format. This paper proposes two novel BCD adders called carry skip and carry look-ahead BCD adders respectively. Furthermore, in the recent years, reversible logic has emerged as a promising technology having its applications in low power CMOS, quantum computing, nanotechnology, and optical computing. It is not possible to realize quantum computing without reversible logic. Thus, this paper also paper provides the reversible logic implementation of the conventional BCD adder as the well as the proposed Carry Skip BCD adder using a recently proposed TSG gate. Furthermore, a new reversible gate called TS-3 is also being proposed and it has been shown that the proposed reversible logic implementation of the BCD Adders is much better compared to recently proposed one, in terms of number of reversible gates used and garbage outputs produced. The reversible BCD circuits designed and proposed here form the basis of the decimal ALU of a primitive quantum CPU.

研究の動機と目的

• 新時代のIEEE 754r標準に向けた小数演算の効率化ニーズに対応すること。
• 次世代プロセッサにおける小数浮動小数点演算に特化した高性能BCD adderの設計すること。
• 低消費電力および量子計算応用を支援するため、可逆論理を用いてBCD adderを実装すること。
• BCD adder回路における可逆ゲート数とゴミ出力の削減により、リソースのオーバーヘッドを最小限に抑えること。

提案手法

• キャリィインがない桁のグループをスキップすることで、伝播遅延を短縮するキャリースキップBCD adderの設計。
• 生成信号および伝搬信号を用いてキャリィ計算をさらに高速化するキャリーロークアラウンドBCD adderの実装。
• 最近提案されたTSGゲートを、BCD adder部品を構築する基盤となる可逆論理素子として使用。
• BCD加算論理に最適化された新たな可逆ゲートTS-3を提案し、面積および消費電力効率を向上。
• TSGおよびTS-3ゲートを用いて、従来型および新規BCD adderを可逆論理回路にマッピング。
• ゲート数およびゴミ出力の観点から回路複雑度を評価し、既存設計を上回ることを示す。

実験結果

リサーチクエスチョン

• RQ1 IEEE 754r小数浮動小数点標準の文脈において、BCD adderをどのように高速化できるか？
• RQ2 BCD adderにおけるゲート数およびゴミ出力を最小限に抑えるために、どのような可逆論理設計技術が有効か？
• RQ3 新規可逆ゲート（TS-3）は、既存の可逆ゲートを上回る性能を示せるか？
• RQ4 提案されたキャリースキップおよびキャリーロークアラウンドBCD adderアーキテクチャは、従来のBCD adderと比較してどの程度効率的か？
• RQ5 可逆論理によるBCD adder実装は、量子CPUにおける小数ALUの開発をどの程度支援できるか？

主な発見

• 提案されたキャリースキップおよびキャリーロークアラウンドBCD adderは、従来のBCD adderと比較して伝播遅延が短縮されている。
• TSGゲートおよび新規TS-3ゲートを用いた可逆論理実装により、過去の設計と比較して可逆ゲート数が減少している。
• 提案された可逆BCD adderではゴミ出力の数が顕著に削減されており、効率性が向上している。
• TS-3ゲートにより、BCD加算演算のためのよりコンactかつ効率的な論理合成が可能になった。
• 全体としての可逆回路設計は、最近発表された実装と比較して、ゲート数およびゴミ出力の観点で優れたパフォーマンスを示している。
• 提案された回路は、原始的量子CPUにおける小数ALUの構築ブロックとして適している。