[論文レビュー] On the Emerging Potential of Quantum Annealing Hardware for Combinatorial Optimization

Byron Tasseff, Tameem Albash+5 more|arXiv (Cornell University)|Oct 9, 2022

Quantum Computing Algorithms and Architecture被引用数 22

ひとこと要約

本論文は D-Waveの Advantage 量子アニーリング装置をハードウェアネイティブの CBFM-P Ising 問題に対してベンチマークし、大規模問題において古典的ヒューリスティクスに対する潜在的な実行時間の利得を示す一方、普遍的なスピードアップには繋がらないことを示す。

ABSTRACT

Over the past decade, the usefulness of quantum annealing hardware for combinatorial optimization has been the subject of much debate. Thus far, experimental benchmarking studies have indicated that quantum annealing hardware does not provide an irrefutable performance gain over state-of-the-art optimization methods. However, as this hardware continues to evolve, each new iteration brings improved performance and warrants further benchmarking. To that end, this work conducts an optimization performance assessment of D-Wave Systems' most recent Advantage Performance Update computer, which can natively solve sparse unconstrained quadratic optimization problems with over 5,000 binary decision variables and 40,000 quadratic terms. We demonstrate that classes of contrived problems exist where this quantum annealer can provide run time benefits over a collection of established classical solution methods that represent the current state-of-the-art for benchmarking quantum annealing hardware. Although this work does not present strong evidence of an irrefutable performance benefit for this emerging optimization technology, it does exhibit encouraging progress, signaling the potential impacts on practical optimization tasks in the future.

研究の動機と目的

• 最新の D-Wave Advantage ハードウェアが hardware-native Ising 問題に対して古典的最適化手法を上回ることができるかを評価する。
• 古典ソルバーにとっては難しく、QAハードウェアにとっては解ける問題クラスとインスタンス分布を特徴づける。
• QAハードウェアを用いた場合、問題サイズとオーバーヘッドに応じた実行時間のスケーリングを評価する。
• 実用的な最適化タスクにおける量子アニーリングの制限と将来の機会について論じる。

提案手法

• 変数を {-1,1} に取る QUBO として Ising ベースの最適化をモデル化する。
• Advantage QPU の Pegasus トポロジーに合わせた hardware-native CBFM-P インスタンスを使用し、537? - actually 5,387 変数と 25,324 結合。
• QA を古典アルゴリズムと比較する：最急勾配座標降下法、Gurobi IQP、シミュレーテッドアニーリング、スピンベクトル Monte Carlo、アイソエネルギークラスタリング移動を伴う並列温度化。
• アニーリング時間を62.5マイクロ秒に固定し、計算時間を制御するためにアニール-リードサイクルを10〜5,120の範囲で変化させる。
• LEAP を介してスピン反転変換を適用し、制御誤差を緩和し、既知解と比較した解の品質を報告する。
• 理想的なランタイム（オーバーヘッドなし）とクラウドサービスのオーバーヘッドを含むウォールクロックランタイムの両方を分析する。

実験結果

リサーチクエスチョン

• RQ1 Can the D-Wave Advantage hardware provide run-time benefits over classical methods for certain large-scale Ising instances?
• RQ2 How does problem size affect the competitiveness of quantum annealing versus advanced classical heuristics?
• RQ3 What are the limitations of current QA hardware in achieving near-global-optimal solutions on hardware-native instances?
• RQ4 What opportunities exist for future hardware and algorithmic improvements to amplify QA benefits?

主な発見

• QA hardware can produce high-quality solutions extremely quickly for large hardware-native instances.
• For the largest CBFM-P instances (up to 5,387 variables), QA solutions are within 0.2% of the best-known solution in short runtimes.
• In ideal conditions, QA demonstrated up to around 15x run-time improvement over best classical heuristics for matching solution quality on large problems; with cloud overheads, improvements remain substantial (~18x in wall-clock).
• Run-time benefits become evident starting around 1,000 variables and grow with problem size, with PT-ICM and SA being the strongest classical competitors.
• QA results are contingent on hardware-native instance hardness and do not guarantee universal speedups for real-world, sparse problems.