[論文レビュー] On the Energy Complexity of LDPC Decoder Circuits

Christopher Blake, Frank R. Kschischang|arXiv (Cornell University)|Feb 27, 2015

Error Correcting Code Techniques参考文献 13被引用数 6

ひとこと要約

この論文は、ランダムに生成されたタンナーグラフの最小バイセクション幅を分析することにより、容量に近いLDPCデコーダ回路のVLSI実装における基本的なエネルギー複雑度の下界を確立する。トンプソンの面積-エネルギートレードオフに基づく回路モデルを用い、直接的実装がなされたLDPCデコーダは反復ごとにエネルギーがΩ(n(log n)²)にスケーリングすることを証明する。また、十分な次数分布条件のもとで、一様に生成されたタンナーグラフではほぼ確実にΩ(n²)のスケーリングが成立する。

ABSTRACT

It is shown that in a sequence of randomly generated bipartite configurations with number of left nodes approaching infinity, the probability that a particular configuration in the sequence has a minimum bisection width proportional to the number of vertices in the configuration approaches $1$ so long as a sufficient condition on the node degree distribution is satisfied. This graph theory result implies an almost sure $Ω\left(n^{2} ight)$ scaling rule for the energy of capacity-approaching LDPC decoder circuits that directly instantiate their Tanner Graphs and are generated according to a uniform configuration model, where $n$ is the block length of the code. For a sequence of circuits that have a full set of check nodes but do not necessarily directly instantiate a Tanner graph, this implies an $Ω\left(n^{1.5} ight)$ scaling rule. In another theorem, it is shown that all (as opposed to almost all) capacity-approaching LDPC decoding circuits that directly implement their Tanner graphs must have energy that scales as $Ω\left(n\left(\log n ight)^{2} ight)$. These results further imply scaling rules for the energy of LDPC decoder circuits as a function of gap to capacity.

研究の動機と目的

• VLSI実装におけるLDPCデコーダ回路のエネルギー複雑度の基本的下界を確立すること。
• ランダムに生成されたタンナーグラフの構造に基づいたエネルギー複雑度のスケーリング行動を分析すること。
• タンナーグラフ生成に関する異なる仮定のもとで、「ほぼ確実」および「確実」なエネルギー複雑度のスケーリング則を導出すること。
• タンナーグラフの直接的実装が、線形を上回るエネルギースケーリングを引き起こし、従来の下界を上回ることを示すこと。
• これらのスケーリング則が、特定のコード構成に依存せず、チャネル容量に近いデコーダに対して成立することを検証すること。

提案手法

• トンプソンのモデルに基づき、エネルギーを回路面積にクロックサイクル数を乗じたものとして定義する標準的な回路モデルを用いる。
• ランダムグラフ理論を用い、一様構成モデルによって生成された双方向タンナーグラフにおける最小バイセクション幅を分析する。
• 大きなブロック長に対して、十分な次数分布条件を満たすほとんどすべてのタンナーグラフが、頂点数に比例する最小バイセクション幅を持つことを証明する。
• 2^k個の頂点をもつグラフにおけるネストド最小バイセクションカットを用い、トンプソンの回路面積下限に基づいて面積下限を導出する。
• エッジ数、頂点数、最小バイセクション幅の関係を用いて一般の面積下限を導出する：A_c ≥ (λ_w²(√2−1)²/4)(|E|²/|V|)。
• グラフ理論的結果と回路複雑度を統合し、LDPCデコーダの反復ごとのエネルギー複雑度のスケーリング則を確立する。

実験結果

リサーチクエスチョン

• RQ1 容量に近いLDPCデコーダのVLSI実装で、そのタンナーグラフを直接実装する場合の最小エネルギー複雑度は何か？
• RQ2 ランダムに生成されたタンナーグラフの最小バイセクション幅は、LDPCデコーダ回路のエネルギースケーリングにどのように影響するか？
• RQ3 すべての容量に近いLDPCデコーダに適用可能な「確実」（普遍的）なエネルギースケーリング則を導出できるか？
• RQ4 タンナーグラフの構造、特に次数分布とバイセクション幅は、デコーダ回路の面積およびエネルギー複雑度にどのような影響を与えるか？
• RQ5 LDPCデコーダのエネルギー複雑度は、一般のデコーディングアルゴリズムに対して得られたΩ(n√log n)の下界を上回るか？

主な発見

• 一様構成モデルで十分な次数分布条件を満たすタンナーグラフのほとんどすべてにおいて、最小バイセクション幅は頂点数に比例し、これによりΩ(n²)のエネルギースケーリング則が成立する。
• 容量に近いすべてのLDPCデコーダが、そのタンナーグラフを直接実装する場合、エネルギー複雑度はΩ(n(log n)²)にスケーリングする。これは、これまでに知られていたものよりも強い下界である。
• 本論文は、グラフ生成モデルに依存せず、すべての直接的実装LDPCデコーダの反復ごとのエネルギー複雑度に対して、普遍的（確実）なスケーリング則Ω(n(log n)²)を確立する。
• 導出された回路実装の面積下限は、A_c ≥ (λ_w²(√2−1)²/4)(|E|²/|V|)であり、エッジ数、頂点数、配線幅に依存する。
• エネルギースケーリング則は、容量へのギャップに依存しており、容量に近い符号ではよりタイトな下限が得られる。
• これらの結果は、既存のLDPCデコーダ設計が、一般のデコーディングアルゴリズムに対して得られたΩ(n√log n)のエネルギー下限に到達できないことを示唆する。