[論文レビュー] p-i-n Tunnel FETs vs. n-i-n MOSFETs: Performance Comparison from Devices to Circuits

Yunfei Gao, Siyuranga O. Koswatta+2 more|arXiv (Cornell University)|Jan 28, 2010

Advancements in Semiconductor Devices and Circuit Design参考文献 1被引用数 6

ひとこと要約

本稿では、非平衡グリーン関数（NEGF）およびタイトバインディング法を用いて、量子輸送を分析するため、カーボンナノチューブをモデルチャネル材料として用い、p-i-nトンネルFET（TFET）とn-i-n MOSFETを比較している。p-i-n TFETは、等リーク率および等VDD条件下で約15倍高い性能を示し、同じ消費電力条件下では約3倍高い性能を示す。また、等遅延条件下では最大3倍のエネルギー低減が可能である。

ABSTRACT

The band-to-band tunneling transistors have some performance advantages over the conventional MOSFETs due to the <60mV/dec sub-threshold slope. In this paper, carbon nanotubes are used as a model channel material to address issues that we believe will apply to BTBT FETs vs. MOSFETs more generally. We use pz-orbital tight-binding Hamiltonian and the non-equilibrium Green function (NEGF) formalism for rigorous treatment of dissipative quantum transport. A device level comparison of p-i-n TFETs and n-i-n MOSFETs in both ballistic and dissipative cases has been performed previously. In this paper, the possibility of using p-i-n TFETs in ultra-low power sub-threshold logic circuits is investigated using a rigorous numerical simulator. The results show that, in sub-threshold circuit operation, the p-i-n TFETs have better DC characteristics, and can deliver ~15x higher performance at the iso-P_LEAKAGE, iso-VDD conditions. Because p-i-n TFETs can operate at lower VDD than n-i-n MOSFETs, they can deliver ~3x higher performance at the same power (P_OPERATION). This results in ~3x energy reduction under iso-delay conditions. Therefore the p-i-n TFETs are more suitable for sub-threshold logic operation.

研究の動機と目的

• 超低消費電力のサブスレッショルド論理回路におけるp-i-nトンネルFETとn-i-n MOSFETの性能を評価すること。
• 従来のMOSFETと比較して、バンド・ツー・バンド・トンネルング・トランジスタ（BTBT FET）が、サブスレッショルドスロープおよびエネルギー効率の面でどのような利点を有するかを調査すること。
• 現実のデバイスおよび回路レベルの制約のもとで、p-i-n TFETがn-i-n MOSFETよりもサブスレッショルド動作に適しているかどうかを特定すること。
• 同一動作条件下における遅延、消費電力、リーク電流の観点から、性能向上を定量すること。

提案手法

• 本研究では、広範なBTBT FET応用に一般化できるように、カーボンナノチューブをモデルチャネル材料として用いる。
• ナノチューブチャネルの電子的構造をモデル化するために、pz軌道のタイトバインディングハミルトニアンを用いる。
• デバイス内での散乱的量子輸送を厳密にシミュレートするために、非平衡グリーン関数（NEGF）形式を用いる。
• ボールスティックおよび散乱的輸送条件の両方で、デバイスレベルでの比較を実施する。
• サブスレッショルド論理動作における性能を評価するために、回路レベルのシミュレーションを実施する。
• 直接比較が可能となるように、等リーク率、等VDD、等消費電力条件下で性能をベンチマークする。

実験結果

リサーチクエスチョン

• RQ1 p-i-n TFETは、サブスレッショルド論理回路において、n-i-n MOSFETに比べて顕著に高い性能を達成できるか？
• RQ2 TFETのサブスレッショルドスロープの優位性が、回路レベルでの性能向上にどのように反映されるか？
• RQ3 同一の消費電力およびリーク電流制約下で、p-i-n TFETとn-i-n MOSFETの相対的性能はどの程度か？
• RQ4 TFETの動作電圧スケーリングの可能性が、サブスレッショルド動作におけるエネルギー効率に与える影響は何か？

主な発見

• 等リーク率および等VDD条件下で、p-i-n TFETはn-i-n MOSFETに比べて約15倍高い性能を示す。
• 同一の消費電力（P_OPERATION）条件下で、p-i-n TFETはn-i-n MOSFETに比べて約3倍高い性能を達成する。
• 同じ遅延条件下で、p-i-n TFETはn-i-n MOSFETに比べてエネルギー消費を約3倍低減する。
• p-i-n TFETの優れた性能は、高いドライブ電流を維持しつつ低い供給電圧（VDD）で動作できる能力に起因する。
• 結果から、p-i-n TFETは、より急なサブスレッショルドスロープと低いリーク電流を有するため、超低消費電力のサブスレッショルド論理回路に適していることが確認された。