[論文レビュー] Performance analysis of a 240 thread tournament level MCTS Go program on the Intel Xeon Phi

S. Ali Mirsoleimani, Aske Plaat+2 more|arXiv (Cornell University)|Sep 15, 2014

Artificial Intelligence in Games参考文献 22被引用数 5

ひとこと要約

本論文は、240スレッドまでスケーリングするIntel Xeon Phiコプロセッサ上で、トーナメントレベルのモンテカルロ木探索（MCTS）GoプログラムFuegoの、初めての実験的性能分析を提示する。32スレッドまで強スケーリングを示すが、アーキテクチャの複雑さ、スケジューリングへの感受性、メモリアクセスパターンの影響により、32スレッドを超えると顕著な性能劣化が観察される。これは、Xeon Phi上で高い性能を発揮するには、単なる移植を超えたアルゴリズム的・アーキテクチャ的理解が不可欠であることを示している。

ABSTRACT

In 2013 Intel introduced the Xeon Phi, a new parallel co-processor board. The Xeon Phi is a cache-coherent many-core shared memory architecture claiming CPU-like versatility, programmability, high performance, and power efficiency. The first published micro-benchmark studies indicate that many of Intel's claims appear to be true. The current paper is the first study on the Phi of a complex artificial intelligence application. It contains an open source MCTS application for playing tournament quality Go (an oriental board game). We report the first speedup figures for up to 240 parallel threads on a real machine, allowing a direct comparison to previous simulation studies. After a substantial amount of work, we observed that performance scales well up to 32 threads, largely confirming previous simulation results of this Go program, although the performance surprisingly deteriorates between 32 and 240 threads. Furthermore, we report (1) unexpected performance anomalies between the Xeon Phi and Xeon CPU for small problem sizes and small numbers of threads, and (2) that performance is sensitive to scheduling choices. Achieving good performance on the Xeon Phi for complex programs is not straightforward; it requires a deep understanding of (1) search patterns, (2) of scheduling, and (3) of the architecture and its many cores and caches. In practice, the Xeon Phi is less straightforward to program for than originally envisioned by Intel.

研究の動機と目的

• トーナメントレベルのMCTS Goという複雑なAIアプリケーションの、Intel Xeon Phiコプロセッサ上での実世界の性能を評価すること。
• 1から240スレッドへのスケーリングが、実際の共有メモリ型Many-core環境で性能に与える影響を調査すること。
• 生産用MCTS実装におけるスケジューリングの選択、メモリアクセスパターン、キャッシュ動作といった、性能ボトルネックを同定すること。
• 実ハードウェアの結果と過去のシミュレーション研究を比較し、シミュレーションベースの性能予測の妥当性を評価すること。

提案手法

• 性能評価のテストアプリケーションとして、オープンソースのMCTS GoプログラムFuegoを、物理的なXeon Phi 7120Pコプロセッサ上で使用した。
• 性能要因の隔離を図るため、9×9のGo盤上で自己対戦を実施し、時間制限（1秒および10秒/手）を制御した。
• スレッドアフィニティの影響を評価するため、KMP_AFFINITY環境変数を操作した。
• ゲーム/秒と勝率を、スレッド数（1～240）およびスケジューリングポリシー（バランス型、コンパクト型など）ごとに測定した。
• アーキテクチャ的差異を分離するため、Xeon Phi上の結果と従来のXeon CPU上の結果を比較した。
• 計算ワークロードと関連付けるために、探索木のサイズとシミュレーションスループットの詳細な分析を実施した。

実験結果

リサーチクエスチョン

• RQ1 240スレッドまでスケーリングするMCTS Goプログラムの性能は、Xeon Phi上でどのように変化するか。また、シミュレーション結果と比較するとどうなるか？
• RQ2 Xeon CPUでは滑らかな減少が予想されるのに対し、Xeon Phiでは低スレッド数（1～32）で非単調で「ハット型」の性能トレンドを示すのはなぜか？
• RQ3 複雑でメモリ集約的なAIワークロードにおいて、スケジューリングポリシーとスレッドアフィニティは、Xeon Phi上でどれほど性能に影響を与えるか？
• RQ4 32スレッドを超えるスケーリングに制限をもたらす要因として、メモリアクセスパターン、キャッシュ階層、インターコネクト遅延が果たす役割は何か？
• RQ5 高スレッド数（32～240）での性能劣化は、問題サイズの調整やアーキテクチャへの理解を深めることで緩和可能か？

主な発見

• Xeon Phi上では32スレッドまで性能が良好にスケーリングされ、過去のシミュレーション研究の結果とよく一致しており、中程度のスレッド数でのMCTSにおけるシミュレーションベースの性能モデリングの妥当性が裏付けられた。
• 32スレッドを超えると、性能が著しく劣化し、240スレッド構成では8スレッド構成の30～40％の勝率にとどまる。これは、強力なスケーラビリティ制限を示している。
• Xeon Phiでは、低スレッド数（1～8）で想定外の性能劣化が発生しており、クロック周波数が低いにもかかわらずXeon CPUより性能が悪い。これは、キャッシュの効率的利用が不十分で、整数性能が低いことが原因とされる。
• スケジューリングポリシーに強く依存しており、特に低スレッド数でコンパクトスレッドアフィニティがバランス型アフィニティよりも性能を向上させる。
• Xeon Phi上で1秒から10秒に時間制限を延長すると、初期の性能の「ハット」が解消され、Xeon CPUの結果に近づく。これは、1手あたりのシミュレーション作業が不足していることが原因で、リソースが未利用状態になることによる。
• 本研究は、Xeon Phi上で良好な性能を発揮するには、Intelの設計目標を上回る、キャッシュ動作、メモリアクセスパターン、スケジューリングに関する深いアーキテクチャ的理解が不可欠であると結論づけた。