[論文レビュー] Phase-matching approach to eliminate the dynamical phase error in Shor's factoring algorithm

Wei Li, Xiao Li+2 more|arXiv (Cornell University)|May 8, 2003

Quantum Computing Algorithms and Architecture被引用数 2

ひとこと要約

本稿では、量子操作間の有限なアイドリング時間に起因する動的位相エラーを抑制するための位相マッチング技術を提案する。アイドル期間中に蓄積される動的位相を同期させることで、高精度な因数分解を回復させ、量子ビット数の増加に伴い成功確率に指数的改善が見られ、15、21、33の整数についても頑健性を示す。

ABSTRACT

Ideal quantum algorithms usually assume that quantum computing is performed continuously by a sequence of unitary transformations. However, there always exist finite time intervals of idling between consecutive operations in a realistic quantum computing process. During these delays, the interaction Hamiltonian is zero, and only single-qubit rotations occur. Therefore, during these delays, coherent "errors" will accumulate from the dynamical phases of the superposed wave functions. Here we explore the sensitivity of Shor's quantum factoring algorithm to such errors. Our results clearly show an acute and severe sensitivity of Shor's factorization algorithm to the presence of delay times between successive unitary transformations. Specifically, in the presence of these delays, the probability of obtaining the correct answer decreases exponentially with the number of qubits of the work register. Moreover, we prove that the probability of obtaining correct answers for Shor's factoring algorithm decreases fast as the total effective delay time between successive unitary transformations increases. A particularly simple phase-matching approach is proposed in this paper to eliminate or suppress these phase errors when using Shor's algorithm to factorize integers. The robustness of this phase-matching condition is evaluated numerically for several integers: 15,21, and 33.

研究の動機と目的

• ユニタリ操作間の有限なアイドリング時間に起因する動的位相エラーに対するシュールの因数分解アルゴリズムの感受性を調査すること。
• このような遅延が、特に量子ビット数の増加に伴い、正しい因数分解を求める成功確率を指数関数的に低下させることを特定すること。
• 現実的な量子実装において、これらの位相エラーを抑制または低減する、シンプルで効果的な位相マッチング手法を開発すること。
• 数値シミュレーションを用いて、特定の整数（15、21、33）について提案手法の頑健性を検証すること。

提案手法

• ユニタリ操作間のアイドル期間中に蓄積される動的位相を補償するための位相マッチング条件を導入すること。
• 遅延によって生じる位相ドリフトを相殺するために、量子フーリエ変換（QFT）段階における制御量子ビットの相対位相を調整すること。
• 有効な遅延時間と系のエネルギー準位に基づいて、位相マッチング条件を定式化し、理想的なアルゴリズムと整合した総蓄積位相を保証すること。
• 特にアイドル期間中の作業レジスタの進化において、シュールのアルゴリズムの回路構造に位相マッチング条件を適用すること。
• さまざまな遅延条件下での位相マッチング有無を比較し、数値シミュレーションを用いて因数分解の成功確率を評価すること。
• 実際の遅延シナリオ下で、複数の整数（15、21、33）に対して、この手法の有効性を検証すること。

実験結果

リサーチクエスチョン

• RQ1 ユニタリ操作間の有限なアイドリング時間が、シュールの因数分解アルゴリズムの成功確率にどのように影響するか？
• RQ2 遅延が存在する場合、なぜ量子ビット数の増加に伴い成功確率が指数関数的に減少するのか？
• RQ3 シンプルな位相マッチング技術が、シュールのアルゴリズムにおけるこれらの遅延に起因する動的位相エラーを効果的に抑制できるか？
• RQ4 さまざまな遅延条件下で、15、21、33などの異なる整数に対して、位相マッチング手法はどれほど頑健か？
• RQ5 総有効遅延時間と因数分解の忠実度の低下の関係は何か？

主な発見

• アイドル時間の存在下では、量子ビット数の増加に伴いシュールのアルゴリズムの成功確率が指数関数的に減少し、動的位相エラーに対して極めて感受性が高いことが示された。
• ユニタリ操作間の総有効遅延時間は、因数分解忠実度の劣化の主要因であり、遅延が長いほど成功確率の低下が著しくなる。
• 提案された位相マッチング手法は、動的位相エラーを効果的に抑制し、高精度な因数分解結果を回復させた。
• 数値結果から、15、21、33の整数について、顕著な遅延条件下でも位相マッチング手法が高成功率を維持することが確認された。
• この手法は頑健でシンプルであり、シュールのアルゴリズムのコア回路構造を変更せず、制御量子ビットにおける位相調整のみで実現可能である。
• 位相マッチング条件は解析的に導出されており、アイドル期間中の位相蓄積を効果的に相殺できることを示した。