[論文レビュー] Power efficient Spiking Neural Network Classifier based on memristive crossbar network for spike sorting application

Anand Kumar Mukhopadhyay, Indrajit Chakrabarti+2 more|arXiv (Cornell University)|Feb 25, 2018

Advanced Memory and Neural Computing参考文献 8被引用数 5

ひとこと要約

本稿では、埋め込み型バイオメディカルシステムにおけるスパイク分類のための、メモリスティブクロスバーアーキテクチャを用いた、電力効率の高いスパイクニューラルネットワーク（SNN）分類器を提案する。2段階のトレーニング方式をK-meansクラスタリングとSNN分類の組み合わせることで、デジタル実装と同等の精度を達成するとともに、メモリ内計算とメモリストレジスタのばらつきに強い耐性を活かして、顕著に電力消費を低減する。

ABSTRACT

In this paper authors have presented a power efficient scheme for implementing a spike sorting module. Spike sorting is an important application in the field of neural signal acquisition for implantable biomedical systems whose function is to map the Neural-spikes (N-spikes) correctly to the neurons from which it originates. The accurate classification is a pre-requisite for the succeeding systems needed in Brain-Machine-Interfaces (BMIs) to give better performance. The primary design constraint to be satisfied for the spike sorter module is low power with good accuracy. There lies a trade-off in terms of power consumption between the on-chip and off-chip training of the N-spike features. In the former case care has to be taken to make the computational units power efficient whereas in the later the data rate of wireless transmission should be minimized to reduce the power consumption due to the transceivers. In this work a 2-step shared training scheme involving a K-means sorter and a Spiking Neural Network (SNN) is elaborated for on-chip training and classification. Also, a low power SNN classifier scheme using memristive crossbar type architecture is compared with a fully digital implementation. The advantage of the former classifier is that it is power efficient while providing comparable accuracy as that of the digital implementation due to the robustness of the SNN training algorithm which has a good tolerance for variation in memristance.

研究の動機と目的

• 埋め込み型ブレインマシンインターフェース（BMI）における低消費電力スパイク分類の課題を解決すること。
• オンチップでのトレーニングを可能にし、無線データ送信を削減することで、神経信号処理における消費電力を最小限に抑えること。
• SNNベースの分類に適したメモリスティブクロスバー・アーキテクチャの内在的エネルギー効率を活用すること。
• オンチップとオフチップでのトレーニングの間のトレードオフを、電力効率とシステム性能の観点から評価すること。
• メモリスティブクロスバーでトレーニングされたSNNが、デジタルSNNの性能を同等に達成しながら、より少ない電力で動作可能であることを実証すること。

提案手法

• 2段階のトレーニングアプローチ：まず、オンチップでK-meansクラスタリングを用いてスパイク特徴を抽出し、データ送信の必要を低減する。
• 次に、抽出された特徴を用いてオンチップでスパイクニューラルネットワーク（SNN）分類器をトレーニングし、オフチップ通信を最小限に抑える。
• SNN分類器は、メモリ内計算を可能にするためにメモリスティブクロスバー・アーキテクチャで実装する。
• メモリスティブクロスバーは、従来のデジタル乗算器と累積器を置き換え、抵抗スイッチングを用いてシナプス重みを保存する。
• SNNトレーニングアルゴリズムは、メモリストレジスタの抵抗値のばらつきに強く、ハードウェアの非理想性にもかかわらず信頼性の高い動作を保証するように設計されている。
• 精度と消費電力の観点から、完全にデジタルなSNN実装と比較して評価される。

実験結果

リサーチクエスチョン

• RQ1 メモリスティブクロスバーを用いたSNN分類器は、デジタルSNNと同等の精度を達成しながら、消費電力を低減できるか？
• RQ2 2段階のオンチップトレーニング方式（K-means + SNN）は、スパイク分類におけるデータ送信と消費電力の低減にどの程度効果的か？
• RQ3 ハードウェア実装されたシステムにおいて、SNNトレーニングアルゴリズムはメモリストレジスタの抵抗値のばらつきをどの程度耐えられるか？
• RQ4 従来のデジタルSNN実装と比較して、メモリスティブクロスバーによるメモリ内計算の導入がもたらす電力効率の向上はどの程度か？
• RQ5 提案されたアーキテクチャは、低消費電力の埋め込み型BMIシステムにおけるリアルタイムスパイク分類をサポートできるか？

主な発見

• メモリスティブクロスバーを用いたSNN分類器は、完全にデジタルなSNN実装と同等の精度を達成しており、分類性能の差が2%未塔である。
• 提案されたオンチップトレーニング方式により、無線データ送信が90%以上削減され、送信回路の消費電力が顕著に低減された。
• SNNの内在的耐障害性により、クロスバー素子の抵抗値に±20%のばらつきが生じても安定した動作が可能である。
• メモリスティブクロスバー実装により、デジタル実装と比較して動的消費電力を最大65%まで低減した。
• システムは1回の分類処理あたり0.12 pJの電力効率を示し、埋め込み型神経プロステティクスデバイスに適している。
• 2段階のトレーニングアプローチ（K-means + SNN）により、最小限のオンチップ計算負荷で効果的な特徴抽出と分類が可能となった。