[論文レビュー] Power Side Channels in Security ICs: Hardware Countermeasures

Lu Zhang, Luis Vega+1 more|arXiv (Cornell University)|May 2, 2016

Cryptographic Implementations and Security参考文献 61被引用数 14

ひとこと要約

この論文は、セキュリティICにおける電力側帯域攻撃、特にAESおよびRSA実装に対する微分電力分析（DPA）の脅威に焦点を当て、ハードウェア対策をレビューしている。マスク論理、DRP、スイッチングコンデンサ、時間的および振幅ノイズ、RDVFSといった論理スタイルの対策を評価し、グリッチ、偏りのある乱数生成器、ルーティングの不均衡といった主要な脆弱性を特定している。これらは、面積、消費電力、複雑性の増加にもかかわらず、セキュリティを損なう要因となっている。

ABSTRACT

Power side-channel attacks are a very effective cryptanalysis technique that can infer secret keys of security ICs by monitoring the power consumption. Since the emergence of practical attacks in the late 90s, they have been a major threat to many cryptographic-equipped devices including smart cards, encrypted FPGA designs, and mobile phones. Designers and manufacturers of cryptographic devices have in response developed various countermeasures for protection. Attacking methods have also evolved to counteract resistant implementations. This paper reviews foundational power analysis attack techniques and examines a variety of hardware design mitigations. The aim is to highlight exposed vulnerabilities in hardware-based countermeasures for future more secure implementations.

研究の動機と目的

• 暗号ICにおける電力側帯域攻撃に対するハードウェアベースの対策の有効性と限界を分析すること。
• マスク論理、DRP、ノイズ注入といった広く採用されている対策技術における具体的な脆弱性を特定し、文書化すること。
• DPA耐性ハードウェア設計におけるセキュリティ、面積、消費電力、パフォーマンスのトレードオフを評価すること。
• 弱い乱数生成器や信号処理攻撃が、対策を回避する可能性を示し、リスクを明らかにすること。
• 既知の欠陥を要約し、より強固な対策の方向性を提示することで、将来の安全なIC設計を支援すること。

提案手法

• 論文は、マスク論理、DRP（デュアルレールプリチャージ）、スイッチングコンデンサ、時間的および振幅ノイズ注入、RDVFS（ランダム化動的電圧周波数スケーリング）を含むハードウェア対策の包括的サーベイを実施している。
• 電力トレースを、Vddまたはグラウンドパスにおける直列抵抗を介したデジタル化された電圧サンプルとしてモデル化し、複数のトレースにわたる時間的一致性のあるサンプリングを実施している。
• 統計的手法を用いてDPAの脆弱性を評価し、特に微小な信号変動と中間計算状態との相関に注目している。
• 脅威モデル化を通じて対策を評価し、グリッチ、タイミングの異常、非一様なスイッチングパターンを通じたサイドチャネル漏洩が依然として生じる可能性を特定している。
• 攻撃の可能性と防御の強度を評価するために、相関電力分析（CPA）や信号対雑音比（SNR）といったメトリクスを用いている。
• ルーティングの不均衡、早期伝搬、偏りのある乱数生成器といった設計上の欠陥が、対策の有効性に与える影響を検討している。

実験結果

リサーチクエスチョン

• RQ1 暗号ICにおける微分電力分析（DPA）に対する主なハードウェア対策は何か？
• RQ2 グリッチ、偏りのある乱数生成器、ルーティングの不均衡といった脆弱性が、マスク論理およびDRPベースの設計のセキュリティをどの程度損なうか？
• RQ3 時間的および振幅ノイズに基づく対策は、高度な信号処理攻撃に対してどれほど効果を保っているか？
• RQ4 CADツールおよび検証プロセスにおける設計制約が、安全な論理スタイルの実用的導入をどの程度制限するか？
• RQ5 DPA耐性ハードウェア実装におけるセキュリティ、面積、消費電力、パフォーマンスの主なトレードオフは何か？

主な発見

• マスク論理は、ゲートが最終値が安定する前にトグルするグリッチの影響を受けるため、一時的な電力変動を通じて情報が漏洩するおそれがある。
• 高次元DPA攻撃は、複数の時間点のサンプルを組み合わせることでマスク効果を無効にでき、マスク実装のセキュリティを損なう。
• 対策に用いられる乱数生成器は極めて重要な脆弱点である。これらの生成器に偏りがあると、マスクおよびノイズベースの防御の有効性が著しく低下する。
• DRP論理はルーティングの不均衡および寄生コンデンサにより、微小な電力消費差が生じ、中間値が露呈する。
• 時間的ノイズ対策は、信号処理技術によって人工的歪みを検出し、取り除くことで侵害されるおそれがある。特に乱数生成に偏りがある場合、そのリスクは高まる。
• 振幅ノイズ注入は有限の分散に制限され、攻撃者が周波数選択的技術を用いてフィルタリングすることで、高SNR環境下ではその有効性が低下する。