[論文レビュー] Preliminary Performance Estimations and Benchmark Results for a Software-based Fault-Tolerance Approach aboard Miniaturized Satellite Computers

Christian Fuchs, Todor Stefanov+2 more|arXiv (Cornell University)|Jun 7, 2017

Software Reliability and Analysis Research参考文献 1被引用数 3

ひとこと要約

本論文は、現代のマルチプロセッサSoCにおけるスレッドレベルの分散自己検証、FPGA再構成、および混合クリティカルリティを組み合わせた段階的アーキテクチャを用いて、小型衛星コンピュータのソフトウェアベースのフォールトトレランス手法を提示する。LinuxベースのC実装において、中央値として最良ケースで9%、最悪ケースで26%の性能低下を達成し、特許権のないハードウェアを用いずに高性能で低コストの宇宙ミッションの実現が可能であることを示した。

ABSTRACT

Modern embedded technology is a driving factor in satellite miniaturization, contributing to a massive boom in satellite launches and a rapidly evolving new space industry. Miniaturized satellites however suffer from low reliability, as traditional hardware-based fault-tolerance (FT) concepts are ineffective for on-board computers (OBCs) utilizing modern systems-on-a-chip (SoC). Larger satellites therefore continue to rely on proven processors with large feature sizes. Software-based concepts have largely been ignored by the space industry as they were researched only in theory, and have not yet reached the level of maturity necessary for implementation. In related work, we presented the first integral, real-world solution to enable fault-tolerant general-purpose computing with modern multiprocessor-SoCs (MPSoCs) for spaceflight, thereby enabling their use in future high-priority space missions. The presented multi-stage approach consists of three FT stages, combining coarse-grained thread-level distributed self-validation, FPGA reconfiguration, and mixed criticality to assure long-term FT and excellent scalability for both resource constrained and critical high-priority space missions. As part of the ongoing implementation effort towards a hardware prototype, several software implementations were achieved and tested. This document contains an outline of the conducted tests, performance evaluation results, and supplementary information not included in the actual paper. It is being continuously expanded and updated.

研究の動機と目的

• 従来のハードウェアベースのフォールトトレランスが現代の放射線感受性の高いSoCと互換性がないことによる、小型衛星における信頼性のギャップを解消すること。
• 業界がソフトウェアオンリー手法に消極的であった歴史的背景を克服し、宇宙における汎用計算のための成熟した実用的なソフトウェアベースのフォールトトレランスソリューションを開発すること。
• スケーラブルで完全にソフトウェア制御可能なフォールトトレランスフレームワークを提供することにより、高優先度の宇宙ミッションで商用市販品（COTS）MPSoCを活用できるようにすること。
• ハードウェアデプロイメントの前段階として、Linuxベースのプロトタイプ上で実際のベンチマークを実施し、アプローチの実現可能性と性能特性を検証すること。

提案手法

• 長期的な信頼性とスケーラビリティを実現するため、粗粒度のスレッドレベル分散自己検証、FPGA再構成、および混合クリティカルリティを統合した三段階のフォールトトレランスアーキテクチャ。
• 1kHzスケジューリング周波数を有するLinuxシステム上でタイルベース実行をシミュレートするために、POSIXスレービングとシステムコールを用いたユーザー空間Cによる第一段階の実装。
• ジェームズ・ウェッブ宇宙望遠鏡のMIRI機器から抽出された実際の科学アプリケーションを用いたベンチマーク実行。1メガピクセルのデータ600フレームを処理し、後処理の実行回数を変化させた。
• カーネルレベルまたはハードウェアデプロイメントの前段階として、楽観的性能推定と正しさの検証を可能にするために、非最適化のC実装を用いた。
• Xilinx MicroBlazeコア、AXIインタコネクト、およびオンチップBRAM（プログラムメモリおよび検証メモリ用）を用いて、VCU118 FPGA上にデモ用MPSoCを設計・実装。
• GPIOピンによる外部監視と、ChipScopeおよびMicroBlazeデバッグユニットとの統合により、タイル間の一貫性と合意の監視を実施。

実験結果

リサーチクエスチョン

• RQ1 現代のCOTS MPSoC上で実装されたソフトウェアベースのフォールトトレランス手法は、衛星環境下で受け入れ可能な性能低下を達成できるか？
• RQ2 実際の埋め込みアプリケーションにおいて、計算集約的とデータ集約的なワークロードの両方において、ソフトウェアベースのフォールトトレランススタックの性能はどのように変化するか？
• RQ3 ユーザー空間スレッドを用いたLinuxシステム上のプロトタイプ実装は、将来のカーネルレベルまたはハードウェアベースのデプロイメントにおける信頼性の高い性能推定をどの程度提供できるか？
• RQ4 標準のFPGAツールとCOTS部品を用いて、完全にソフトウェア制御可能で特許権のないフォールトトレランスフレームワークを実装できるか？特に、カスタム放射線耐性プロセッサに依存しないか？

主な発見

• Linux上での非最適化C実装において、保護されていない基準実行と比較して、中央値として最良ケースで9%、最悪ケースで26%の性能低下が観測された。
• 平均して、すべてのテスト設定において、最良ケースでは基準性能の95%、最悪ケースでは80%の性能を達成した。
• データ集約的ワークロードは計算集約的ワークロードよりも優れた性能を示した。これは、第一段階のロジックが関数呼び出し、整数演算、比較演算で主に構成されているためである。
• カーネルレベルでの実装では、スレッド管理のオーバーヘッドが大幅に削減されるため、性能低下は著しく改善されると予想される。
• 最大50%の性能低下であっても、本アプローチは、最新の放射線耐性プロセッサの5倍の性能優位性を提供する。
• VCU118上に実装したプロトタイプMPSoC設計は、インタコネクト、検証メモリ、GPIOベースの監視を含むコアアーキテクチャを正常にデモンストレーションした。リソース使用率は補足資料に記載済み。