[論文レビュー] Proposal For Neuromorphic Hardware Using Spin Devices

Mrigank Sharad, Charles Augustine+2 more|arXiv (Cornell University)|Jun 14, 2012

Advanced Memory and Neural Computing参考文献 18被引用数 41

ひとこと要約

本稿では、スピントロニクス素子—特にラテラルスピンバルブおよびドメインウォール磁石—を用いた画期的な神経形状ハードウェアアーキテクチャを提案する。磁気トンネル接合（MTJ）をCMOSインターフェースに活用し、デバイス・回路共同シミュレーションを実施することで、認知計算や信号処理を含む多様な応用分野において、最先端のCMOS実装と比較して15倍から300倍の低エネルギー計算を実現した。

ABSTRACT

We present a design-scheme for ultra-low power neuromorphic hardware using emerging spin-devices. We propose device models for 'neuron', based on lateral spin valves and domain wall magnets that can operate at ultra-low terminal voltage of ~20 mV, resulting in small computation energy. Magnetic tunnel junctions are employed for interfacing the spin-neurons with charge-based devices like CMOS, for large-scale networks. Device-circuit co-simulation-framework is used for simulating such hybrid designs, in order to evaluate system-level performance. We present the design of different classes of neuromorphic architectures using the proposed scheme that can be suitable for different applications like, analog-data-sensing, data-conversion, cognitive-computing, associative memory, programmable-logic and analog and digital signal processing. We show that the spin-based neuromorphic designs can achieve 15X-300X lower computation energy for these applications; as compared to state of art CMOS designs.

研究の動機と目的

• 認知計算および信号処理タスクに特化した、超低消費電力な神経形状ハードウェアプラットフォームの開発を目的とする。
• 新興のスピントロニクス素子を活用することで、従来のCMOSベースの神経形状システムの増大するエネルギー非効率性に対処することを目的とする。
• 多様な神経形状ワークロードをサポートできるスケーラブルでハイブリッドなスピン-CMOSアーキテクチャの設計を目的とする。
• スピンベースのニューロンデバイスにおける低電圧動作（約20 mV）を実現し、計算あたりのエネルギーを最小限に抑えることを目的とする。
• 実世界の神経形状アプリケーションを想定した、デバイス・回路共同シミュレーションを通じたシステムレベルの性能検証を目的とする。

提案手法

• ラテラルスピンバルブおよびドメインウォール磁石を用いて、超低端子電圧動作（約20 mV）を実現するスピントロニクスニューロンを設計する。
• スピンベースのニューロンと電荷ベースのCMOS回路との間のインターフェース要素として、磁気トンネル接合（MTJ）を採用する。
• ハイブリッドスピン-CMOS神経形状システムの性能を評価するためのデバイス・回路共同シミュレーションフレームワークを開発する。
• 提案されたスピンデバイスを用いて、アナログセンシング、アソシエイティブメモリ、信号処理などの神経形状システムクラスをアーキテクチャ設計する。
• スピン輸送現象および磁気ドメインダイナミクスを活用し、低エネルギーな形でシナプスおよびニューロン機能を実装する。
• シミュレーションを通じてデバイスパラメータおよびネットワークトポロジを最適化し、エネルギー効率と機能的多様性を最大化する。

実験結果

リサーチクエスチョン

• RQ1 ラテラルスピンバルブやドメインウォール磁石といったスピントロニクス素子が、低消費電力神経形状ニューロンの実装に有効に利用可能かどうか。
• RQ2 磁気トンネル接合（MTJ）が、スピンベースのニューロンと従来のCMOS回路との間で、どの程度効率的なインターフェースを実現できるか。
• RQ3 スピンベースの神経形状システムは、最先端のCMOSベースの設計と比較して、どの程度のエネルギー効率を達成できるか。
• RQ4 認知計算や信号処理などの異なる神経形状システムアーキテクチャが、提案されたスピンベースのコンponentsを用いて構築された場合、それぞれどのように性能を発揮するか。
• RQ5 デバイス・回路共同シミュレーションは、ハイブリッドスピン-CMOS神経形状システムの性能およびスケーラビリティを正確に予測できるか。

主な発見

• 提案されたスピンベース神経形状ハードウェアは、複数の応用分野において、最先端のCMOS設計と比較して15倍から300倍の低エネルギー計算を達成した。
• ラテラルスピンバルブおよびドメインウォール磁石に基づくニューロンデバイスは、約20 mVという超低端子電圧で動作し、処理あたりのエネルギーを顕著に低減した。
• 磁気トンネル接合（MTJ）は、スピントロニクスニューロンとCMOS回路との間で信号インターフェースを効果的に実現し、既存の電子システムとの互換性を確保した。
• デバイス・回路共同シミュレーションフレームワークは、多様なワークロードにおけるハイブリッドスピン-CMOS神経形状アーキテクチャの性能を効果的に検証した。
• この設計は、アナログデータセンシング、認知計算、アソシエイティブメモリ、およびアナログおよびデジタル信号処理を含む広範な応用をカバーできる。
• 結果から、スピントロニクス素子が次世代の超低消費電力神経形状計算システムの有力候補であることが示された。