[論文レビュー] Q-EEGNet: an Energy-Efficient 8-bit Quantized Parallel EEGNet Implementation for Edge Motor-Imagery Brain--Machine Interfaces

Tibor Schneider, Xiaying Wang+3 more|arXiv (Cornell University)|Apr 24, 2020

EEG and Brain-Computer Interfaces参考文献 22被引用数 41

ひとこと要約

本論文では、エッジデバイス上でモーター・イメージネーション脳機械インターフェース用に、8ビット量子化されエネルギー効率の高いEEGNetの実装であるQ-EEGNetを提示する。量子化に注意を払ったトレーニング、Mr. Wolf RISC-V SoCにおけるハードウェアに配慮した並列処理、およびインタリーブド計算パラダイムを組み合わせることで、0.4%の精度損失で64倍の高速化と85%のメモリ削減を達成し、推論時間は5.82 ms、エネルギー消費は0.627 mJにまで低下した。これは、従来のARM Cortex-M7実装と比較して256倍もエネルギー効率に優れた結果である。

ABSTRACT

Motor-Imagery Brain--Machine Interfaces (MI-BMIs)promise direct and accessible communication between human brains and machines by analyzing brain activities recorded with Electroencephalography (EEG). Latency, reliability, and privacy constraints make it unsuitable to offload the computation to the cloud. Practical use cases demand a wearable, battery-operated device with low average power consumption for long-term use. Recently, sophisticated algorithms, in particular deep learning models, have emerged for classifying EEG signals. While reaching outstanding accuracy, these models often exceed the limitations of edge devices due to their memory and computational requirements. In this paper, we demonstrate algorithmic and implementation optimizations for EEGNET, a compact Convolutional Neural Network (CNN) suitable for many BMI paradigms. We quantize weights and activations to 8-bit fixed-point with a negligible accuracy loss of 0.4% on 4-class MI, and present an energy-efficient hardware-aware implementation on the Mr.Wolf parallel ultra-low power (PULP) System-on-Chip (SoC) by utilizing its custom RISC-V ISA extensions and 8-core compute cluster. With our proposed optimization steps, we can obtain an overall speedup of 64x and a reduction of up to 85% in memory footprint with respect to a single-core layer-wise baseline implementation. Our implementation takes only 5.82 ms and consumes 0.627 mJ per inference. With 21.0GMAC/s/W, it is 256x more energy-efficient than an EEGNET implementation on an ARM Cortex-M7 (0.082GMAC/s/W).

研究の動機と目的

• 電力制限のあるウェアラブルエッジデバイスに、正確で低遅延なEEGベースの脳機械インターフェース（BMI）を実装する課題に対処すること。
• リアルタイムBMIアプリケーションに不適切なほど遅く、高消費電力である、従来のシングルコアで浮動小数点演算を行う実装の限界を乗り越えること。
• モデルの量子化とハードウェアに配慮した最適化を組み合わせることで、リソース制限のあるマイコン制御装置上でも高い推論効率を達成すること。
• クラウドへのオフロードを排除し、エネルギー消費を最小限に抑えることで、デバイス内でのプライバシー保護型BMI推論を可能にすること。

提案手法

• 量子化に注意を払ったトレーニングとランダムパーティションリラックス（RPR）を用いて、EEGNetの重みと活性化を8ビット固定小数点に量子化し、元の精度の99.6%を維持する。
• Mr. Wolf RISC-V SoC上で、カスタムISA拡張と8コアコンピューティングクラスタを用いて、量子化モデルを実装する。
• 時間的および空間的畳み込み層を重ねるインタリーブド計算戦略を導入し、メモリ使用量を最大85%まで削減する。
• PULP-DSPライブラリを用いて特徴マップの複製、BNレイヤーの統合、ループアンローリングにより、メモリアクセスと計算を最適化する。
• 浮動小数点演算を置き換えるためにベクトル化された整数演算を活用し、超低消費電力MCU上で効率的な実行を可能にする。
• 命令の再順序化と除算の削減を含むコンパイラレベルの最適化を適用し、さらなる性能向上とエネルギー効率の改善を図る。

実験結果

リサーチクエスチョン

• RQ1 8ビット量子化されたEEGNetを、精度損失を最小限に抑えつつリアルタイム性能を維持できるエッジデバイスに適用可能か？
• RQ2 マルチコアRISC-V SoCにおける並列処理は、EEGベースBMIの推論速度とエネルギー効率をどのように向上させるか？
• RQ3 インタリーブド計算モデルは、メモリ制限のある組み込みシステムにおけるCNN推論のメモリフットプリントを低減できるか？
• RQ4 カスタムISAの使用やメモリアクセスの再組織化といったハードウェアに配慮した最適化は、エッジAI推論におけるエネルギー効率をどの程度向上できるか？
• RQ5 同様のプラットフォーム上で、一般向けディープラーニングライブラリと比較して、カスタム最適化されたQ-EEGNet実装のエネルギー効率はどの程度優れているか？

主な発見

• 8ビット固定小数点に量子化されたQ-EEGNetは、BCIコンペティションIV-2aで70.9%の精度を達成し、元の精度に対して0.4%のわずかな損失に抑えられ、高い分類性能を維持した。
• Mr. Wolf上で最適化された実装は、350 MHzで推論を5.82 msで実行し、1回の推論あたりエネルギー消費はわずか0.627 mJである。
• 並列処理とアルゴリズム最適化により、シングルコアベースライン実装と比較して64倍の高速化を達成した。
• インタリーブドレイヤー計算戦略を用いることで、メモリフットプリントが最大85%（230.29 kBから35.41 kB）まで削減された。
• エネルギー効率は20.957 GMAC/s/Wに達し、ARM Cortex-M7に実装された同等のEEGNetと比較して256倍もエネルギー効率に優れた。
• PULP-NNやCUBE.AIといった一般向けライブラリと比較して、Q-EEGNetは3倍の高速化と256倍のエネルギー効率向上を達成し、アプリケーション固有の最適化の優位性を示した。