[論文レビュー] Quantized Feedback Control Software Synthesis from System Level Formal Specifications for Buck DC/DC Converters

Federico Mari, Igor Melatti+2 more|arXiv (Cornell University)|May 27, 2011

Embedded Systems Design Techniques参考文献 5被引用数 3

ひとこと要約

本論文は、量子化フィードバック制御を用いて、バッケージングDC-DCコンバータ用の正しい構築が保証された埋め込み制御ソフトウェアを自動合成する形式的モデルベースのアプローチを提示する。この手法は、QKSと呼ばれるツールを活用し、システムレベルの形式的仕様（安全性およびライブネス）、プラントモデル（離散時間線形ハイブリッドシステム、DTLHS）、および実装制約（例：ADビット数）を入力として用い、最悪実行時間（WCET）をビット数に比例させる一方で、パrameterの変動に対してもロバスト性を確保する。

ABSTRACT

Many Embedded Systems are indeed Software Based Control Systems (SBCSs), that is control systems whose controller consists of control software running on a microcontroller device. This motivates investigation on Formal Model Based Design approaches for automatic synthesis of SBCS control software. In previous works we presented an algorithm, along with a tool QKS implementing it, that from a formal model (as a Discrete Time Linear Hybrid System, DTLHS) of the controlled system (plant), implementation specifications (that is, number of bits in the Analog-to-Digital, AD, conversion) and System Level Formal Specifications (that is, safety and liveness requirements for the closed loop system) returns correct-by-construction control software that has a Worst Case Execution Time (WCET) linear in the number of AD bits and meets the given specifications. In this technical report we present full experimental results on using it to synthesize control software for two versions of buck DC-DC converters (single-input and multi-input), a widely used mixed-mode analog circuit.

研究の動機と目的

• 安全でない応用分野（例：パワーエレクトロニクス）における埋め込みシステムの制御ソフトウェアを手動で設計する課題に対処すること。
• システムレベルの安全性およびライブネス仕様を形式的に保証する制御ソフトウェアの自動合成を可能にすること。
• 生成されたソフトウェアが、アナログ・トゥ・ディジタル（AD）変換ビット数に比例した予測可能で上限のある最悪実行時間（WCET）を持つことを保証すること。
• 入力電圧や負荷パラメータの予想される変動を考慮することで、ロバストな制御器の合成を支援すること。

提案手法

• 連続的ダイナミクスと離散的制御論理の両方を捉えるために、プラント（バッキングコンバータ）を離散時間線形ハイブリッドシステム（DTLHS）としてモデル化する。
• 閉ループ系挙動における安全性およびライブネス特性として、システムレベルの仕様を形式的に定式化する。
• 状態空間の境界化と効率的な合成を可能にするために、量子化制約（ADビット数）を実装パrameterとして用いる。
• QKSツール内での混合整数線形プログラミング（MILP）ソルバーを用いて、形式的仕様を満たす制御則および制御可能領域を計算する。
• ADビット数に比例する上限のある最悪実行時間（WCET）を持つCコードを合成し、リアルタイム実行可能性を保証する。
• 状態違反時の故障検出および回復を保証するため、保証された運用領域（制御可能領域）を生成する。

実験結果

リサーチクエスチョン

• RQ1 形式的モデルベース合成は、予測可能な最悪実行時間を持つ、正しい構築が保証されたバッキングDC-DCコンバータ用制御ソフトウェアを生成できるか？
• RQ2 ADビット数の増加が、合成のパフォーマンスおよび制御ソフトウェアの複雑さに与える影響は何か？
• RQ3 本アプローチは、入力電圧および負荷パラメータの変動に耐えうるロバストな制御器を生成できるか？
• RQ4 多入力バッキングコンバータにおいて、入力数の増加に伴う合成プロセスのスケーラビリティはいかがなっているか？
• RQ5 QKSツールは、実世界のパワーコンバータモデルに対して、下位のMILP問題をどの程度効率的に解けるか？

主な発見

• 単一入力バッキングコンバータでは、QKSツールがADビット数に比例するWCETを持つ正しい構築が保証された制御ソフトウェアを正常に生成した。b=8ビットの場合、合計の合成時間は2.88e+04秒、メモリ使用量は6.41e+07バイトであった。
• 多入力バッキングコンバータでは、入力数に応じてスケーリングが実現された。n=4入力の場合、合計CPU時間は6.43e+05秒、メモリ使用量は9.51e+07バイトに達し、正常な合成結果（μ = Sol）が得られた。
• 解かれたMILPインスタンス数は入力数の増加に伴い著しく増加した。例えば、MILPタイプ5ではn=4の場合に5.5e+07インスタンスが解かれた。合計時間は1.1e+05秒であった。
• 単一入力および多入力バッキングコンバータの両方において、ビット幅（b=8〜b=11）および入力数（n=1〜n=4）の変動に対応して、制御可能領域（保証された運用範囲）が正常に計算され、可視化された。
• テストされたすべての構成において、合成プロセスはスケーラブルかつ正しく保たれ、障害（すべてμ = Sol）やタイムアウトは報告されなかった。
• ほとんどのMILPインスタンスの平均処理時間は10ms未満であり、大規模なスケーリングにおいても効率的な解法パフォーマンスを示した。