[論文レビュー] Quantum Circuits For Two-Dimensional Isometric Tensor Networks

Lucas Slattery, Bryan K. Clark|arXiv (Cornell University)|Aug 5, 2021

Quantum Computing Algorithms and Architecture被引用数 9

ひとこと要約

本稿では、2次元等長テンソルネットワークアーキテクチャの量子回路実装であるqisoTNSを紹介する。このアーキテクチャにより、2次元スピン系の効率的かつロバストな変分量子シミュレーションが可能となり、qubit効率が高く、バーニングプレート問題をレイヤーワイズトレーニングによって軽減する。ノイズ下でも2次元横磁場イジング模型および$J_1$-$J_2$ヘイゼンベルグ模型において優れた性能を示した。

ABSTRACT

The variational quantum eigensolver (VQE) combines classical and quantum resources in order simulate classically intractable quantum states. Amongst other variables, successful VQE depends on the choice of variational ansatz for a problem Hamiltonian. We give a detailed description of a quantum circuit version of the 2D isometric tensor network (isoTNS) ansatz which we call qisoTNS. We benchmark the performance of qisoTNS on two different 2D spin 1/2 Hamiltonians. We find that the ansatz has several advantages. It is qubit efficient with the number of qubits allowing for access to some exponentially large bond-dimension tensors at polynomial quantum cost. In addition, the ansatz is robust to the barren plateau problem due emergent layerwise training. We further explore the effect of noise on the efficacy of the ansatz. Overall, we find that qisoTNS is a suitable variational ansatz for 2D Hamiltonians with local interactions.

研究の動機と目的

• 限られたqubit数とコherence時間のNISQ時代の量子コンピュータで、2次元量子多体系をシミュレートする課題に対処する。
• 高結合次元状態を低qubitコストで効率的に表現できるように、2次元等長テンソルネットワーク（isoTNS）の量子回路版を開発する。
• 等長構造を活用したレイヤーワイズトレーニングにより、変分量子アルゴリズムにおけるバーニングプレート問題を軽減する。
• ゲートノイズおよび確率的ノイズを含む現実的なノイズモデル下でのアーキテクチャのロバスト性を評価し、近い将来の装置における実用的妥当性を検証する。

提案手法

• 古典的isoTNSテンソルを等長制約を満たすパラメータ化された量子回路にマッピングすることで、2次元等長テンソルネットワークの量子回路版（qisoTNS）を構築する。
• テンソルが直交性中心に向かって縮約される階層的構造を採用し、ユニタリ操作によって等長条件を満たす。
• 直交性中心に近いパラメータがシステムサイズに依存せずトレーニング可能であるレイヤーワイズトレーニング戦略を用いることで、バーニングプレートのリスクを低減する。
• ノイズレスおよびノイズありの量子エミュレータを用いて、2つの2次元スピン-1/2ハミルトニアン（横磁場イジング模型および$J_1$-$J_2$ヘイゼンベルグ模型）上でアーキテクチャをベンチマークする。
• デポラライジングノイズおよびゲートあたりのビット反転エラーを用いてノイズをシミュレートし、ノイズ下でのエネルギー期待値およびスピン相関関数を評価する。
• 同程度のゲート数を持つ標準的なハードウェア効率的アーキテクチャと比較することで、相対的な精度およびノイズ耐性を評価する。

実験結果

リサーチクエスチョン

• RQ1 qisoTNSアーキテクチャは、多項式的qubitコストで指数的かつ大きな結合次元を持つ2次元スピンハミルトニアンの基底状態を、指数的かつ大きな結合次元を持つ2次元スピンハミルトニアンの基底状態を多項式的qubitコストで効率的に表現できるか？
• RQ2 qisoTNSの等長構造は、変分量子固有値問題（VQE）最適化におけるバーニングプレート問題を軽減するか？
• RQ3 現実的なノイズモデル下で、標準的なハードウェア効率的アーキテクチャと比較して、qisoTNSのエネルギーおよび相関関数の精度はどの程度向上するか？
• RQ4 結合qubit数（$n_{bq}$）を増加させることで、特に$J_1$-$J_2$ヘイゼンベルグ模型における相転移付近のエンタングルド相の基底状態の忠実度が向上するか？
• RQ5 回路の深さが、特に回路内でのqubitがより深く位置する観測量における誤差蓄積にどのように影響するか？

主な発見

• qisoTNSアーキテクチャはqubit効率を達成し、$N\times N$系に対して$qubit数が$O(N\log\chi)$のスケーリングを示し、多項式的量子コストで指数的かつ大きな結合次元にアクセス可能である。
• 4×4横磁場イジング模型において、$n_{bq}=1$のqisoTNSアーキテクチャは、研究されたすべてのハミルトニアンパラメータで高い忠実度で基底状態を表現できた。
• 相転移付近（$J_1=1$, $J_2=0.5$）の$J_1$-$J_2$ヘイゼンベルグ模型において、$n_{bq}=2$のアーキテクチャは$n_{bq}=1$よりも高い基底状態忠実度を達成しており、結合qubit数の増加に伴いエンタングルド状態の表現が向上していることが示された。
• 直交性中心に近いパラメータがレイヤーワイズトレーニング可能であるため、qisoTNSはバーニングプレート問題に対してロバストである。大きな系においても、直交性中心に近いパラメータはトレーニング可能である。
• ノイズ下でも、qisoTNSはテストされたすべてのシステムサイズおよびノイズ確率において、標準的なハードウェア効率的アーキテクチャよりもエネルギー推定の精度で一貫して優れていた。
• ノイズ解析から、入力から遠く離れたqubitに影響する観測量（例：相関関数）は、ゲートノイズの蓄積により高い誤差を示したが、qisoTNSは依然として標準アーキテクチャよりも全体的な精度が優れていた。