[論文レビュー] Quantum-gate decomposer

Ken Nakanishi, Takahiko Satoh+1 more|arXiv (Cornell University)|Sep 27, 2021

Quantum Computing Algorithms and Architecture参考文献 3被引用数 4

ひとこと要約

本稿では、CCZ や CCCZ などの多量子ビットゲートを、CZ と単一量子ビットゲートの効率的なシーケンスに分解する最適化されたパラメータ化された量子回路手法を提示している。正方形形状の接続性では CCZ の CZ 深さがわずか 4 に抑えられ、T 形状の接続性では CCCZ に 17 個の CZ ゲートが使用される。この手法は逐次回転最適化を用い、回路の深さと 2 クオビットゲートの数を最小化することで、疎な接続性を持つ NISQ 時代の量子プロセッサにおいて、顕著に効率的で高精度の実行を実現する。

ABSTRACT

Efficient decompositions of multi-qubit gates are essential in NISQ applications, where the number of gates or the circuit depth is limited. This paper presents efficient decompositions of CCZ and CCCZ gates, typical multi-qubit gates, under several qubit connectivities. We can construct the CCZ gate with only four CZ-depth when the qubit is square-shaped, including one auxiliary qubit. In T-shaped qubit connectivity, which has no closed loop, we can decompose the CCCZ gate with 17 CZ gates. While previous studies have shown a CCCZ gate decomposition with 14 CZ gates for the fully connected case, we found only four connections are sufficient for 14 CZ gates' implementation. The search for constraint-sufficient decompositions is aided by an optimization method we devised to bring the parameterized quantum circuit closer to the target quantum gate. We can apply this scheme to decompose any quantum gates, not only CCZ and CCCZ. Such decompositions of multi-qubit gates, together with the newly found CCZ and CCCZ decompositions, shorten the execution time of quantum circuits and improve the accuracy of complex quantum algorithms on near future QPUs.

研究の動機と目的

• NISQ 時代の量子プロセッサに適した、任意の多量子ビット量子ゲートを基本ゲートのシーケンスに分解するスケーラブルな最適化手法の開発。
• 正方形形状および T 形状のレイアウトを含む現実的な量子ビット接続性制約下で、回路の深さと 2 クオビットゲート数を最小化すること—これは実行時間とノイズの低減に不可欠。
• 2 クオビットゲート接続性が制限される超伝導 QPU における量子アルゴリズムの効率的ゲート分解を可能にすること。ここではゲートの忠実度と実行時間が主な制約要因となる。
• 既存のパラメータ最適化を置き換えたり強化できる汎用フレームワークを提供すること。本手法は任意のゲートおよびゲートセットに適用可能である。

提案手法

• 回転角を調整することで、ターゲットユニタリーとの重なりを最大化するパラメータ化された量子回路の最適化に、逐次最適化アルゴリズムを用いる。重なりの尺度として、|Tr[V_T^† V P]|^2 によるトレース忠実度が用いられる。
• アルゴリズムは1回ごとに1つの回転ゲートを逐次更新し、トレース成分に基づく閉形式解を用いて最適な角度を計算することで、目的関数の単調な改善を保証する。
• トレースの巡回性を活用することで、各ステップで中間行列 M_n を再計算せずに効率的に更新でき、計算コストを削減する。
• さまざまなパラメータ化された回路テンプレートにこの最適化を適用し、異なる量子ビット接続性下での CCZ および CCCZ ゲートの最小深さ・低数の分解を探索する。
• この手法は CZ ゲートに限定されず、回路テンプレートとターゲットユニタリーを変更するだけで、任意の 2 クオビット基本ゲートセットに適応可能である。
• 接続性制約下でのゲート分解の体系的探索を可能にし、特定のハードウェアアーキテクチャに対して最適または近似最適な解を同定する。

実験結果

リサーチクエスチョン

• RQ1 現実的な量子ビット接続性制約下で、CCZ や CCCZ などの多量子ビットゲートを効率的に分解できるパラメータ化された量子回路最適化手法を発見できるか？
• RQ2 正方形形状および T 形状の量子ビット接続性下で、CCZ および CCCZ ゲートを分解するのに必要な最小の CZ 深さと 2 クオビットゲート数は何か？
• RQ3 本手法は、勾配降下法やシミュレーテッドアニーリングなどの既存手法と比較して、ゲート分解において効率性と正確性に優れているか？
• RQ4 本手法は、CCZ や CCCZ を超える任意の量子ゲートや異なる基本ゲートセットに対しても一般化可能か？
• RQ5 既知の 14 個の CZ ゲートを用いた CCCZ の分解は最適か？完全接続状態よりも少ない接続数で達成可能か？

主な発見

• 正方形形状の量子ビット接続性と1つの補助量子ビットを用いることで、CCZ ゲートは CZ 深さがたった 4 の回路に分解可能である。
• T 形状の量子ビット接続性（サイクルなし）では、CCCZ ゲートが 17 個の CZ ゲートで分解され、完全接続状態下の従来手法よりも顕著に少ない。
• 本研究では、CCCZ ゲートを実装するのに 4 つの接続で十分であることが判明し、最小ゲート数を達成するには完全接続性が必要だとする仮定に疑問を呈する。
• 本手法は、巡回トレースの性質を活用してトレース行列を効率的に更新することで、計算複雑性を低減し、ブルートフォースな再評価よりも高速な収束を実現する。
• 本手法は、さまざまな接続性タイプにおいて CCZ および CCCZ ゲートの効率的分解を成功裏に同定し、任意の量子ゲートへの一般応用可能性を示している。
• 最適化フレームワークは、既存の分解の最適性を検証し、特定の量子ハードウェアプラットフォーム向けに、より効率的な新しいゲートシーケンスの発見に利用可能である。