[論文レビュー] Quantum Transport Simulation of III-V TFETs with Reduced-Order K.P Method

Jun Huang, Lining Zhang+3 more|arXiv (Cornell University)|Nov 8, 2015

Advancements in Semiconductor Devices and Circuit Design被引用数 4

ひとこと要約

本稿では、非平衡グリーン関数（NEGF）シミュレーションと組み合わせた低次元k⋅p法を提案し、III-V系トンネルFETの3次元量子輸送シミュレーションを効率的に行う。この手法は、計算コストを著しく削減しながら高い精度を達成し、チャネルの方位、ドーピング、応力、ソースポケット設計のパラメータを網羅的に最適化可能であり、ヘテロジャンクションではホモジャンクションに比べて最大10倍のオン電流を達成する。

ABSTRACT

III-V tunneling field-effect transistors (TFETs) offer great potentials in future low-power electronics application due to their steep subthreshold slope and large "on" current. Their 3D quantum transport study using non-equilibrium Green's function method is computationally very intensive, in particular when combined with multiband approaches such as the eight-band K.P method. To reduce the numerical cost, an efficient reduced-order method is developed in this article and applied to study homojunction InAs and heterojunction GaSb-InAs nanowire TFETs. Device performances are obtained for various channel widths, channel lengths, crystal orientations, doping densities, source pocket lengths, and strain conditions.

研究の動機と目的

• III-V系TFETにおける8バンドk⋅pハミルトニアンを用いた非平衡グリーン関数（NEGF）法による3次元多バンド量子輸送シミュレーションの高い計算コストを解消すること。
• 複雑なナノワイヤTFET構造のシミュレーション時間を著しく短縮しつつも、精度を維持する低次元k⋅p法の開発。
• チャネルの方位、ドーピング、応力、ヘテロ構造設計といった設計パラメータを網羅的に最適化し、III-V系TFETの性能を体系的に向上させること。
• バンド構造およびI-V特性の予測精度を確認するため、タイトバインディング法のベンチマークと照合して手法の妥当性を検証すること。
• 低消費電力応用を想定し、GaSb/InAsヘテロジャンクションTFETにおけるソースポケットや応力の導入による性能向上戦略の検討。

提案手法

• 全8バンドk⋅pハミルトニアンに代わる、多点展開に基づく低次元k⋅pモデルを構築し、行列サイズと計算負荷を低減する。
• 混合実空間およびスペクトル空間における行列回転と離散化を用いることで、バンドギャップ付近のバンド構造の精度を保持する。
• 多点展開に起因する物理的に不適切なバンドを除去するためのスプライアスバンド除去手順を導入し、物理的整合性を確保する。
• 低次元k⋅pハミルトニアンを非平衡グリーン関数（NEGF）形式と結合させ、量子輸送シミュレーションを実行する。
• 断面形状、方位、デバイスパラメータを変化させたゲート全周型InAsおよびGaSb/InAsナノワイヤTFETを対象にシミュレーションを実施する。
• 精度と効率の妥当性を検証するため、バンド構造およびI-V曲線をタイトバインディング法との比較によってベンチマーク化する。

実験結果

リサーチクエスチョン

• RQ1 III-V系TFETにおける3次元多バンド量子輸送シミュレーションの計算コストを、精度を損なわずに低減する方法は何か？
• RQ2 InAsナノワイヤTFETにおいて、オン電流とスケーリング性能を最大化する最適な結晶方位（[100]、[110]、[111]）は何か？
• RQ3 ソースポケットのドーピングとヘテロジャンクション設計は、GaSb/InAs TFETのオン電流およびサブスレッショルドスイッチングにどのように影響を与えるか？
• RQ4 一軸圧縮応力は、異なる結晶方位におけるヘテロジャンクションTFETの性能にどのような影響を及えるか？
• RQ5 タイトバインディング法と比較して、低次元k⋅p法は複雑なTFETのI-V特性およびバンド構造を正確に再現できるか？

主な発見

• [111]結晶方位は、InAsホモジャンクションTFETにおいて断面形状のスケーリング能力が最も優れており、細径ナノワイヤでも優れた性能を発揮する。
• ヘテロジャンクションGaSb/InAs TFETは、ステアッガードギャップバンド配置のおかげでトンネル障壁の高さと距離が低減され、ホモジャンクションInAs TFETに比べて約10倍のオン電流を達成する。
• ソースポケットのドーピングによりオン電流が最大200 μA/μm向上し、最適なポケット長は約4 nmであり、それ以上に延長すると性能が飽和または低下する。
• 一軸圧縮応力は[100]方位においてオン電流の向上が最も顕著に現れるが、[111]方位では有効質量の増加により性能が劣化する。
• 低次元k⋅p NEGF法は、フルk⋅p法やタイトバインディング法と比較して、バンド構造およびI-V予測において高い精度を達成するとともに、シミュレーション時間を著しく短縮する。
• スプライアスバンド除去手順により、多点展開に起因する物理的に不適切なバンドが効果的に除去され、信頼性の高いシミュレーション結果が得られた。