[論文レビュー] Rapid mapping of digital integrated circuit logic gates via multi-spectral backside imaging

Ronen Adato, Aydan Uyar+5 more|arXiv (Cornell University)|May 30, 2016

Integrated Circuits and Semiconductor Failure Analysis参考文献 23被引用数 6

ひとこと要約

本稿では、ナノスケール解像度を必要とせず、論理ゲートの特徴的なスペクトル応答を活用することで、集積回路内の論理ゲートを高速にマッピングするマルチスペクトル裏面イメージング技術を提案する。この手法は、わずか5つのスペクトル測定で約90%の分類精度を達成し、直接イメージングと比較して解像度およびサンプリング要件を1〜4桁低下させ、信頼できないファウンドリーにおける高速で低コストなハードウェア信頼性検証を可能にする。

ABSTRACT

Modern semiconductor integrated circuits are increasingly fabricated at untrusted third party foundries. There now exist myriad security threats of malicious tampering at the hardware level and hence a clear and pressing need for new tools that enable rapid, robust and low-cost validation of circuit layouts. Optical backside imaging offers an attractive platform, but its limited resolution and throughput cannot cope with the nanoscale sizes of modern circuitry and the need to image over a large area. We propose and demonstrate a multi-spectral imaging approach to overcome these obstacles by identifying key circuit elements on the basis of their spectral response. This obviates the need to directly image the nanoscale components that define them, thereby relaxing resolution and spatial sampling requirements by 1 and 2 - 4 orders of magnitude respectively. Our results directly address critical security needs in the integrated circuit supply chain and highlight the potential of spectroscopic techniques to address fundamental resolution obstacles caused by the need to image ever shrinking feature sizes in semiconductor integrated circuits.

研究の動機と目的

• 信頼できない第三者ファウンドリーで製造された集積回路におけるハードウェアトロイの脅威の増大に対処する。
• ナノスケール特徴の解像度に課題を抱える従来の光学的裏面イメージングの限界を克服する。
• 直接的に100 nm未満の特徴をイメージングする必要のない、スケーラブルで低コストな迅速なICレイアウト検証手法を開発する。
• 論理ゲートの種類をその独自のスペクトルシグネチャによって特定することで、悪意ある改ざんの強力な検出を可能にする。
• ナノスケールトランジスタやリード配線ではなく、ミクロンスケールの標準セル構造に焦点を当てることで、空間的サンプリングおよび解像度要件を低減する。

提案手法

• 1〜2.6 µmの複数波長および偏光状態でのマルチスペクトルイメージングを用い、IC構造の反射スペクトルを測定する。
• 標準セルレイアウト（ミクロンスケール）が金属、ポリシリコン、ドーピングシリコン層の違いにより特徴的なスペクトル応答を示すという事実を活用する。
• 測定されたスペクトル反射率を特徴量として用い、独立したガウスノイズモデルを仮定したベイズ分類フレームワークを適用してゲートタイプを同定する。
• 検出器ノイズを固定標準偏差σでモデル化し、検出器のNEP（ノイズ等価パワー）および感度を用いて信号対ノイズ比（S/N）を推定する。
• ビームスプリッターやレンズ、Si基板透過損失などの光学系損失を考慮し、十分なS/Nを得るための所要出力パワーを推定する。
• 分類精度を維持しつつ測定スペクトル数を最適化するためのグリーディー特徴選択手法を用いる。

実験結果

リサーチクエスチョン

• RQ1 IC内の標準セルタイプ間のスペクトル応答の違いを用いて、ナノスケール特徴を解像せずとも論理ゲートを同定できるか？
• RQ2 直接的なナノスケールイメージングと比較して、マルチスペクトルイメージングはどの程度空間解像度およびサンプリングレートを低減できるか？
• RQ3 わずか5つのスペクトル測定でのゲート分類の正確さはどの程度か？また、ノイズは分類性能にどのように影響するか？
• RQ4 実際の裏面イメージングセットアップで高い信号対ノイズ比を達成するための実用的光学出力パワー要件は何か？
• RQ5 この手法は、信頼できない製造環境におけるハードウェアトロイの検出を可能にする迅速で低コストなICレイアウト検証を実現できるか？

主な発見

• 本手法は、わずか5つのスペクトル測定で論理ゲートタイプの分類に約90%の正確さを達成し、高解像度イメージングの必要性を顕著に低減する。
• スペクトルベースの分類により、ナノスケール特徴の直接イメージングと比較して、空間的サンプリング要件が1〜4桁低下する。
• 検出器ノイズ標準偏差σ = 0.05の場合、ノイズがσ = 0.03未満であれば分類精度が99%を超えることが示され、中程度のノイズに対しては頑健であることが確認された。
• ミリワットレベルの出力パワーで、MHzのイメージングレートにおいてもS/N比100を達成可能であり、商用InGaAs検出器を用いても実現可能である。
• 理論的分析から、Si基板透過損失やビームスプリッターロスを含む現実的な光学系でも、信号パワー要件は達成可能であることが示された。
• ガウスノイズ近似を用いることで分類誤差を信頼性高く推定でき、低ノイズ条件（σ < 0.03）では誤差率が1%未満に抑えられる。