[論文レビュー] Reactive Synthesis Modulo Theories Using Abstraction Refinement

Benedikt Maderbacher, Roderick Bloem|arXiv (Cornell University)|Jul 30, 2021

Formal Methods in Verification参考文献 12被引用数 7

ひとこと要約

本稿では、抽象化精錬と反例誘導抽象化精錬（CEGAR）を用いた、理論を含む時系列論理（TSL(T)）の反応的合成手順を提示する。TSL(T)の仕様を理論述語のブール抽象化に置き換えたLTLに変換し、LTLの合成を適用する。その後、SMTを用いた理論的一致性チェックにより、誤った反例戦略を繰り返し精錬することで、非ブール型のシステムの合成や、一般には決定不能であるにもかかわらず非現実性の証明が可能になる。

ABSTRACT

Reactive synthesis builds a system from a specification given as a temporal logic formula. Traditionally, reactive synthesis is defined for systems with Boolean input and output variables. Recently, new theories and techniques have been proposed to extend reactive synthesis to data domains, which are required for more sophisticated programs. In particular, Temporal stream logic(TSL) (Finkbeiner et al. 2019) extends LTL with state variables, updates, and uninterpreted functions and was created for use in synthesis. We present a synthesis procedure for TSL(T), an extension of TSL with theories. Synthesis is performed using a counter-example guided synthesis loop and an LTL synthesis procedure. Our method translates TSL(T) specifications to LTL and extracts a system if synthesis is successful. Otherwise, it analyzes the counterstrategy for inconsistencies with the theory. If the counterstrategy is theory-consistent, it proves that the specification is unrealizable. Otherwise, we add temporal assumptions and Boolean predicates to the TSL(T) specification and start the next iteration of the the loop. We show that the synthesis problem for TSL (T) is undecidable. Nevertheless our method can successfully synthesize or show unrealizability of several non-Boolean examples.

研究の動機と目的

• 実世界の応用で一般的な整数や実数などの非ブール型データドメインを有するシステムの反応的合成の課題に対処すること。
• 従来のLTLに基づく合成を、線形整数論理（LIA）や線形実数論理（LRA）といった理論へ拡張し、より豊かなシステム仕様を可能にすること。
• 必要な述語が元の仕様に存在しない場合でも、正しいシステムを生成できるスケーラブルで自動化された合成手順を開発すること。
• TSL(T)の合成が一般には決定不能であることを踏まえ、理論的一致性チェックを用いた反復的抽象化精錬ループを用いて対処すること。

提案手法

• 各理論述語に対してブール変数を導入し、それらを環境制御入力とみなすことにより、TSL(T)論理式をLTLに変換する。
• 抽象化された論理式に対して命題的LTL合成を適用し、ブール型コントローラーを生成する。
• 合成に失敗した場合、SMTソルバを用いて得られた反例戦略を分析し、基礎となる理論と整合しないかを検出する。
• 反例戦略が理論的一致している場合、元のTSL(T)仕様は非現実的であると結論づける。
• 反例戦略が一貫性がない場合、新たな時系列的仮定とブール述語を抽出し、仕様を精錬して反復する。
• 合成中に記号的表現を用いることで、大規模な状態空間を効率的に管理する。

実験結果

リサーチクエスチョン

• RQ1 LIA や LRA のような形式的理論を用いることで、非ブール型データドメインへの反応的合成を効果的に拡張できるか？
• RQ2 抽象化精錬を、反応的合成における時系列的および理論的不整合に適応できるか？
• RQ3 この手法が、元の仕様に存在しない必要十分な述語をどの程度自動で発見できるか？
• RQ4 整数や実数を含む非自明な例に対して、このアプローチのスケーラビリティと実用的有効性はどの程度か？

主な発見

• TSL(T)の合成問題は一般には決定不能であるが、提案手法は複数の非ブール型例について合成または非現実性の証明に成功している。
• 3階エレベータコントローラーは35秒で5回の精錬を経て合成され、4階バージョンは3.5分で合成され、有界問題におけるスケーラビリティが裏付けられた。
• 3要素のソートアルゴリズムは3.7秒で合成されたが、4要素バージョンは18.5分、5要素バージョンは13時間でタイムアウトとなり、複雑なソートタスクにおける限界が示された。
• ライブネスを含む1タンク水位制御系は95秒で18回の精錬を経て合成され、2状態のシステムが得られ、サイバーフィジカルシステムへの妥当性が検証された。
• 2タンク水システムについても、31秒で4回の精錬を経て正しいシステムが生成され、線形実数論理モデルへの適用可能性が示された。
• 合成に成功したすべての事例において、生成されたシステムはデータドメインを正しく扱い、安全かつライブネス要件を満たしており、新たな述語が自動で発見された場合でも同様であった。