[論文レビュー] Reconfigurable Hardware Accelerators: Opportunities, Trends, and Challenges

Chao Wang, Wenqi Lou+6 more|arXiv (Cornell University)|Dec 13, 2017

Embedded Systems Design Techniques参考文献 119被引用数 15

ひとこと要約

本調査では、機械学習やDNA配列解析などのデータ集約型ワークロード向けに、FPGAベースの設計に焦点を当てた再構成可能ハードウェアアクセラレータを検討する。異種アクセラレータアーキテクチャ分野における機会、トレンド、課題を分析し、FPGAのパフォーマンス、消費電力効率、迅速なプロトタイピングにおける利点を強調するとともに、研究の空白とコンピュータアーキテクチャ研究者にとっての今後の方向性を特定する。

ABSTRACT

With the emerging big data applications of Machine Learning, Speech Recognition, Artificial Intelligence, and DNA Sequencing in recent years, computer architecture research communities are facing the explosive scale of various data explosion. To achieve high efficiency of data-intensive computing, studies of heterogeneous accelerators which focus on latest applications, have become a hot issue in computer architecture domain. At present, the implementation of heterogeneous accelerators mainly relies on heterogeneous computing units such as Application-specific Integrated Circuit (ASIC), Graphics Processing Unit (GPU), and Field Programmable Gate Array (FPGA). Among the typical heterogeneous architectures above, FPGA-based reconfigurable accelerators have two merits as follows: First, FPGA architecture contains a large number of reconfigurable circuits, which satisfy requirements of high performance and low power consumption when specific applications are running. Second, the reconfigurable architectures of employing FPGA performs prototype systems rapidly and features excellent customizability and reconfigurability. Nowadays, in top-tier conferences of computer architecture, emerging a batch of accelerating works based on FPGA or other reconfigurable architectures. To better review the related work of reconfigurable computing accelerators recently, this survey reserves latest high-level research products of reconfigurable accelerator architectures and algorithm applications as the basis. In this survey, we compare hot research issues and concern domains, furthermore, analyze and illuminate advantages, disadvantages, and challenges of reconfigurable accelerators. In the end, we prospect the development tendency of accelerator architectures in the future, hoping to provide a reference for computer architecture researchers.

研究の動機と目的

• 再構成可能ハードウェアアクセラレータ分野における最近の進展、特にFPGAベースのソリューションについて包括的なレビューを提供すること。
• 機械学習や音声認識などのデータ集約型アプリケーション向けアクセラレータ設計における主な研究トレンドと課題を特定すること。
• パフォーマンス、消費電力効率、カスタマイズ性の観点から、FPGAベースのアクセラレータとASIC、GPUの長所・短所を比較すること。
• 再構成可能コンピューティングアーキテクチャ分野における未解決問題と新たな機会を提示することで、今後の研究を導くこと。

提案手法

• 2010年から2017年までの再構成可能アクセラレータに関するトップクラスの国際会議論文（例：ASPLOS、ISCA、HPCA）を系統立てて分析すること。
• 機械学習、音声認識、DNA配列解析などを含むアプリケーション分野別にアクセラレータ設計を分類すること。
• FPGAベースシステムにおける再構成性、リソース利用効率、実行時適応性といったアーキテクチャ的特徴を評価すること。
• パフォーマンス、エネルギー効率、開発時間の観点から、FPGAアクセラレータとASIC・GPUの比較を行うこと。
• 高性能な再構成可能アクセラレータに用いられる繰り返し発生する設計パターンと最適化技術を同定すること。
• 実装上の妥当性と展開制約に基づいて、トレンドと課題を統合的に抽出すること。

実験結果

リサーチクエスチョン

• RQ1 再構成可能ハードウェアアクセラレータの採用を促進している主なアプリケーション分野は何か？
• RQ2 パフォーマンス、エネルギー効率、開発の柔軟性の観点から、FPGAベースのアクセラレータはASICおよびGPUと比べてどのように異なるか？
• RQ3 データ集約型ワークロード向けに再構成可能アクセラレータを設計するにあたり、主なアーキテクチャ的および実装上の課題は何か？
• RQ4 FPGAアクセラレータにおいて、高いパフォーマンスと低消費電力の両立を達成するために最も効果的な設計パターンと最適化技術は何か？
• RQ5 再構成可能コンピューティングアクセラレータ分野における今後のトレンドと研究の方向性は何か？

主な発見

• FPGAベースのアクセラレータは、機械学習やDNA配列解析などのデータ集約型ワークロードにおいて、優れたエネルギー効率とパフォーマンススケーラビリティを提供する。
• FPGAの再構成性により、ASICに比べて迅速なプロトタイピングとカスタマイズが可能となり、デプロイまでの時間が短縮される。
• 利点がある一方で、FPGAアクセラレータはプログラミング性、ツールチェーンの成熟度、複雑なアルゴリズムの効率的マッピングの面で課題を抱えている。
• 顕著なトレンドとして、開発生産性の向上を目的とした高水準合成（HLS）および自動最適化ツールの活用が増加している。
• 本調査では、動的ワークロード向けにランタイム再構成と適応型アクセラレーションを活用する研究の関心が高まっていると特定した。
• 今後のアクセラレータアーキテクチャは、ソフトウェアとハードウェアのより緊密な共同設計が予想され、異種およびドメイン特化型コンピューティングを強化したサポートが実装されるだろう。