[論文レビュー] Relaxing Hardware Requirements for Surface Code Circuits using Time-dynamics

Matt McEwen, Dave Bacon+1 more|arXiv (Cornell University)|Feb 4, 2023

Quantum Computing Algorithms and Architecture被引用数 5

ひとこと要約

本稿は、論理的性能を損なわずにハードウェア制約を緩和する、時間的ダイナミクスを考慮した表面コード量子エラー訂正の回路設計手法を提案する。安定化子を時間発展する「検出領域」として再考することで、1キュービットあたり3つの結合しか必要としない、CNOT/CZの代わりにISWAPゲートを用いる、動的パッチ移動を可能にする、4層のエンタングルゲート深さを維持した改良型表面コード回路を構築した。その結果、標準表面コードと比較して25%以内のテラワープフォートレージを達成した。

ABSTRACT

The typical time-independent view of quantum error correction (QEC) codes hides significant freedom in the decomposition into circuits that are executable on hardware. Using the concept of detecting regions, we design time-dynamic QEC circuits directly instead of designing static QEC codes to decompose into circuits. In particular, we improve on the standard circuit constructions for the surface code, presenting new circuits that can embed on a hexagonal grid instead of a square grid, that can use ISWAP gates instead of CNOT or CZ gates, that can exchange qubit data and measure roles, and that move logical patches around the physical qubit grid while executing. All these constructions use no additional entangling gate layers and display essentially the same logical performance, having teraquop footprints within 25% of the standard surface code circuit. We expect these circuits to be of great interest to quantum hardware engineers, because they achieve essentially the same logical performance as standard surface code circuits while relaxing demands on hardware.

研究の動機と目的

• 静的量子エラー訂正（QEC）符号と物理的量子ハードウェアの時間的ダイナミクスの現実との間にあるギャップを埋める。
• 制限された接続性、非ネイティブなゲートセット（例：CNOT/CZ）、表面コード実装における漏れ感受性といったハードウェア制限を克服する。
• 静的符号構造よりも時間的ダイナミクスを重視する、回路中心のQECフレームワークを構築し、より柔軟で実用的なハードウェア統合を可能にする。
• 直接回路設計によって物理的ハードウェア要件を著しく緩和しつつ、論理的性能を維持できることを示す。

提案手法

• 時間的ダイナミクス回路への安定化子の一般化として「検出領域」の概念を導入し、時間にわたるエラー検出の分析を可能にする。
• 検出器の時間発展を明示的にモデル化・操作可能な回路ベースの、QECの時空的図式を用いる。
• 検出器の時間的・空間的配置を再編成することで、新しい物理的レイアウト（例：六角形グリッド）やゲートセット（例：ISWAP）を可能にする表面コード回路を設計する。
• 検出領域フレームワークを応用し、実行中に論理的パッチの移動やキュービットの役割交換（データキュービット vs. 測定キュービット）を再構成する。
• Stimやカスタム可視化ライブラリなどのソフトウェアツールを活用し、現実的なノイズモデル下での回路設計の探索、検証、ベンチマークを実施する。
• すべての構成が4層のエンタングルゲートに限定され、回路深さと論理的性能が保たれることを保証する。

Figure 1: Mid-cycle States in the Standard Surface Code Circuit. Left: The standard circuit for the surface code, shown using CNOT gates on two measure qubits (X and Z) and two data qubits (A and B). Time proceeds down the page. Diagram at the top indicates the order in which the data qubits are int

実験結果

リサーチクエスチョン

• RQ1 量子エラー訂正回路を、静的符号構造ではなく時間的ダイナミクスに基づいて直接設計できるか？
• RQ2 接続性、ゲートセット、キュービット役割制限といったハードウェア制約を、論理的性能の低下を伴わずにどの程度緩和できるか？
• RQ3 検出領域の概念をどのように系統的に表面コード回路設計の改善に応用できるか？
• RQ4 回路深さやエラー率の増加を伴わずに、表面コード回路における動的パッチ移動やキュービット役割交換を実装できるか？
• RQ5 時間的ダイナミクスに基づく回路設計は、近い将来の量子ハードウェアアーキテクチャにどのような実用的影響を及ぼすか？

主な発見

• 提案された回路は、標準表面コードと比較して25%以内のテラワープフォートレージを達成しており、論理的性能が本質的に同等であることを示している。
• 六角形グリッド構成により、1キュービットあたりの結合数を4から3に削減し、低接続性ハードウェアでも実装可能になった。
• ISWAPベースの回路は、CNOT/CZゲートを置き換えつつも、同じ4層のエンタングルゲート深さと論理的エラー率を維持している。
• 回路は実行中に物理キュービットグリッド上での論理的パッチの動的移動をサポートしており、新たなハードウェア利用戦略を可能にする。
• すべての構成が完全なエラー検出能力を保持しており、効率的なマッチングデコーディングと互換性があり、実用的なフォールトトレランスを保証している。
• フレームワークにより、追加のゲート層を追加せずに、すべての物理キュービットに対する測定を組み込むことで、漏れに対する耐性が向上している。

Figure 2: Examples of detecting regions. a) Detecting regions for 1-qubit circuits. Here, the detectors are just the single measurement in the circuit, which should have a deterministic outcome in the absence of noise. Z Reset gates produce states that are stabilized by Z, indicated by a Z-type sect