[論文レビュー] Restoring Sparsity in Potts Machines via Mean-Field Constraints

Kevin Callahan-Coray, K. Lee+2 more|arXiv (Cornell University)|Feb 4, 2026

Error Correcting Code Techniques被引用数 0

ひとこと要約

本論文は、局所Potts制約を吸収するp-ditと、グローバルな高密度結合を動的バイアスへ置換するmean-field constraint (MFC) アプローチを提案し、制約付き最適化のためのスパースなハードウェア実装とFPGA加速を可能にする。

ABSTRACT

Ising machines and related probabilistic hardware have emerged as promising platforms for NP-hard optimization and sampling. However, many practical problems involve constraints that induce dense or all-to-all couplings, undermining scalability and hardware efficiency. We address this constraint-induced density through two complementary approaches. First, we introduce a hardware-aware native formulation for multi-state probabilistic digits (p-dits) that avoids the locally dense intra-variable couplings required by binary Ising encodings. We validate p-dit dynamics by reproducing known critical behavior of the 2D Potts model. Second, we propose mean-field constraints (MFC), a hybrid scheme that replaces dense pairwise constraint couplings with dynamically updated single-node biases. Applied to balanced graph partitioning, MFC achieves solution quality comparable to exact all-to-all constraint formulations while dramatically reducing graph density. Finally, we demonstrate the practical impact of restored sparsity by an FPGA implementation, enabling orders-of-magnitude acceleration over CPU-based solvers. Together, these results outline a pathway for scaling constrained optimization on probabilistic hardware.

研究の動機と目的

• Ising/Pottsマシンのスケーリングを妨げる制約誘発密度を動機付ける。
• 局所制約を吸収するハードウェア効率の高いnativeなp-ditエンコーディングを提案する。
• Denseなグローバル結合を共有バイアスに置換するmean-field constraintsを導入する。
• 制約付き最適化（ balanced graph partitioning）を、品質を保ちつつ密度を低減させてデモンストレーションする。
• CPUおよびFPGA実装での性能を検証し、ハードウェア加速を示す。

提案手法

• 局所エネルギー差と近傍状態遷移に基づく多状態p-dit更新ルールを開発し、ボルツマン平衡を維持する。
• 相互排他配置を単一のp-dit状態に埋め込み、実現不可能な状態を回避し、変数内ペナルティ結合を排除する。
• denseな制約結合を置換する動的に更新されるグローバルバイアスとしてmean-field constraints (MFC) を定式化する。
• モンテカルロ sweepごとに遅いmean-fieldバイアスを更新する古典的コントローラを組み込んだハイブリッドな確率-古典フレームワークを実装する。
• 振動を防ぐために低域通過フィードバックでMFCダイナミクスを安定化させる。
• balanced graph partitioningへ適用し、厳密な制約形式と比較しつつグラフ密度を低減する。
• 制約誘発密度が除去された場合、FPGA実装は近線形スケーリングとCPUに対する大幅なスピードアップを示す。

Figure 1: Overview of the hybrid probabilistic-classical framework. (a) p-dit state space: A p-dit occupies one of $Q$ discrete states arranged on a ring and proposes transitions only to neighboring states. (b) Update rule: The p-dit computes the local energy of its current state ( $E_{i}$ ) and a c

実験結果

リサーチクエスチョン

• RQ1 p-ditは局所制約を吸収しつつ内部変数間の高密度結合を導入せず、正しい平衡ダイナミクスを保てるか。
• RQ2 mean-field constraintsはスパース性とハードウェア効率を維持しつつグローバル制約をどれだけ効果的に課すか。
• RQ3 p-ditとMFCの組み合わせは、 graph partitioning のような制約付き問題で厳密な全-対-全制約形式と同等の解品質を達成できるか。
• RQ4 MFCを制約付きPottsベース最適化へ適用した場合のCPUとFPGAのハードウェア性能向上はどの程度か。

主な発見

• p-ditダイナミクスは2D Pottsモデルの臨界挙動を再現し、ハードウェア効率の高い多状態更新を検証した。
• mean-field constraintsはグラフ密度を実 effectivelyに低減しつつ、 balanced min-cut問題で厳密に制約された形式と同等の解品質を達成した。
• CPUシミュレーションは、4-要素および32方状 partitionsでMFCが参照解に収束する挙動を示した。
• 制約誘発密度が除去された場合、FPGA実装はCPUに対してほぼ2桁の速度増速を実現し、 sweep回数で線形スケーリングを示した。
• MFCは確率的ハードウェア上で制約付き最適化を可能にし、グローバルな制約問題に対してスパースなIsingマシンの並列性と性能を取り戻す。

Figure 2: Verification of p-dit dynamics using the 2D Potts model. (a) Four-state p-dit showing discrete angular states and allowed transitions between nearest neighbors. (b) 2D Potts lattice used for validation: $L\times L$ square lattice with nearest-neighbor interactions. (c) Finite-size scaling: