[論文レビュー] Reversible Fault-Tolerant Logic

P. Oscar Boykin, Vwani Roychowdhury|ArXiv.org|Apr 4, 2005

Distributed systems and fault tolerance被引用数 10

ひとこと要約

本稿では、高ゲート誤り率（最大1/108）下でも信頼性の高い計算を実現するため、逆転可能多数決マルチプレクシングを用いた耐障害性設計を提示する。2次元格子では誤り閾値が1/273に達し、1次元格子では23%低いが、エントロピー散逸を定量的に評価し、誤り率が閾値に近づくと逆転可能計算のエントロピー的利点が失われる。このため、エネルギー効率を維持するにはO(log 1/g)レベルの誤り訂正が必要となる。

ABSTRACT

It is now widely accepted that the CMOS technology implementing irreversible logic will hit a scaling limit beyond 2016, and that the increased power dissipation is a major limiting factor. Reversible computing can potentially require arbitrarily small amounts of energy. Recently several nano-scale devices which have the potential to scale, and which naturally perform reversible logic, have emerged. This paper addresses several fundamental issues that need to be addressed before any nano-scale reversible computing systems can be realized, including reliability and performance trade-offs and architecture optimization. Many nano-scale devices will be limited to only near neighbor interactions, requiring careful optimization of circuits. We provide efficient fault-tolerant (FT) circuits when restricted to both 2D and 1D. Finally, we compute bounds on the entropy (and hence, heat) generated by our FT circuits and provide quantitative estimates on how large can we make our circuits before we lose any advantage over irreversible computing.

研究の動機と目的

• 内在的に信頼性の低いゲートを有するナノスケール逆転可能計算システムにおける信頼性と性能のトレードオフを解消すること。
• 局所的接続制約（1次元および2次元格子における最近接結合のみ）の下で、耐障害性（FT）回路設計を最適化すること。
• FT逆転可能回路におけるエントロピー境界を計算し、熱散逸を定量的に評価し、逆転可能性のエネルギー的利点がいつ失われるかを特定すること。
• 将来のナノデバイスおよび量子古典ハイブリッドシステムに適用可能な、スケーラブルでゲートレベルの耐障害性フレームワークを提供すること。

提案手法

• 誤り訂正に非可逆NANDゲートの代わりに、可逆多数決（MAJ）ゲートに基づくマルチプレクシング方式を採用し、可逆論理における耐障害性を実現する。
• アーキテクチャの各レベルで誤りを検出・訂正可能な、階層的誤り回復メカニズムを導入し、補助ビットを用いる。
• ゲート誤りを確率gで独立した故障とモデル化し、故障したゲートは確率gで一様にランダムな3ビット状態を出力するとする。
• 部分加法性を用いてエントロピー境界を導出：上界 H_L ≤ Ḡ^L κ√g および下界 H_L ≥ (3E)^{L-1}g（Eは回復に必要なゲート数）。
• ゲート数および回路深さのオーバーヘッドを計算し、T個の論理ゲートに対して定数誤り率を達成するためのゲート複雑度がO(T log^4.75 T)であることを示す。
• 局所的接続性を分析し、1次元および2次元格子に制限した場合の誤り閾値を計算する。

実験結果

リサーチクエスチョン

• RQ1 耐障害性逆転可能回路が依然として信頼性の高い計算を達成できる最大のゲート誤り率（g）は何か？
• RQ2 局所的接続性（1次元対2次元）は、逆転可能耐障害性回路における誤り閾値にどのように影響するか？
• RQ3 誤り訂正のオーバーヘッドによって、逆転可能計算のエントロピー低減利点はどの程度損なわれるか？
• RQ4 現実的な誤り率下で、逆転可能計算のエネルギー効率を維持するには最小で何段階の誤り訂正が必要か？
• RQ5 最近接結合のみで耐障害性逆転可能回路を構築可能か？その場合の性能損失はどの程度か？

主な発見

• 耐障害性逆転可能回路設計は、回路サイズに依存しない定数モジュール誤り率を維持しながら、最大1/108のゲート誤り率をサポートする。
• 最近接結合に限る2次元格子では誤り閾値が1/273に達し、非局所的モデルに比べ顕著に高い。
• 27ビット幅の1次元格子（任意の長さ）では、2次元完全ケースに比べ誤り閾値が23%低いが、局所制約下でも強いスケーラビリティを示す。
• 誤り回復プロセスにおけるエントロピー散逸は深さLに指数関数的に増加し、gが閾値に近づくと、小さなgに対しても逆転可能計算のエントロピー的利点は失われる。
• エネルギー効率を維持するにはO(log(1/g))段階の誤り訂正が必要であり、T個の論理ゲートに対してゲート数のオーバーヘッドはO(T log^4.75 T)に比例する。
• 1ゲートあたりのエントロピー下界はg(3E)^{L-1}、上界はḠ^L κ√gであり、gが十分に小さくない限り、エントロピーは深さに指数関数的に増加することが示された。