[論文レビュー] Revisiting Conventional Task Schedulers to Exploit Asymmetry in ARM big.LITTLE Architectures for Dense Linear Algebra

Luis Costero, Francisco D. Igual+2 more|arXiv (Cornell University)|Sep 7, 2015

Parallel Computing and Optimization Techniques参考文献 11被引用数 3

ひとこと要約

本論文は、ARM big.LITTLEアーキテクチャのアーキテクチャ的非対称性をライブラリ層で隠すことで、密度行列代数（DLA）におけるタスク並列処理を活用する新規なアプローチを提案する。タスクスケジューラの変更を行わず、仮想コアに分割された非対称性に配慮したBLISカーネルを用いることで、Exynos 5422 SoC上で、従来のスケジューラおよび専用の非対称性に配慮したスケジューラよりも高い性能を達成した。

ABSTRACT

Dealing with asymmetry in the architecture opens a plethora of questions from the perspective of scheduling task-parallel applications, and there exist early attempts to address this problem via ad-hoc strategies embedded into a runtime framework. In this paper we take a different path, which consists in addressing the complexity of the problem at the library level, via a few asymmetry-aware fundamental kernels, hiding the architecture heterogeneity from the task scheduler. For the specific domain of dense linear algebra, we show that this is not only possible but delivers much higher performance than a naive approach based on an asymmetry-oblivious scheduler. Furthermore, this solution also outperforms an ad-hoc asymmetry-aware scheduler furnished with sophisticated scheduling techniques.

研究の動機と目的

• 非対称ARM big.LITTLEアーキテクチャ上でタスク並列処理のD LAワークロードを効率的にスケジューリングする課題に対処すること。
• ランタイムスケジューリングの複雑さを軽減するため、非対称性の処理をスケジューラからライブラリ層に移管すること。
• 非対称性に無関心な従来のタスクスケジューラが、非対称性に配慮したDLAカーネルと組み合わせることで、優れた性能を発揮できることを示すこと。
• 本アプローチの性能を、実ハードウェア上で標準的および専用の非対称性に配慮したスケジューラと比較して評価すること。
• 非対称マルチコアシステム上で、変更なしに既存の最適化済みタスクスケジューラを再利用可能にすること。

提案手法

• 物理コアを対称的な仮想コア（VCs）に集約し、タスクスケジューラに対して一様で対称的なビューを提示すること。
• 高速（big）コアと低速（LITTLE）コアに最適化された細粒度計算に分割する非対称性に配慮したBLISカーネルの設計。
• 従来のタスクスケジューリングを採用したOmpSsランタイムを用い、タスクのコアタイプへのマッピングはライブラリに依存すること。
• ARM big.LITTLE SoCに特に最適化された、データ並列型BLAS-3インタフェースをBLISライブラリに実装すること。
• ハイブリッド戦略の適用：初期段階の高並列度フェーズでは優先度に配慮したスケジューリングを、後続の低スループットフェーズでは仮想コアベース実行に切り替えること。
• Exynos 5422 SoC（Cortex-A15とA7の2クラスタ）を用い、Cholesky分解を代表的なDLA演算として性能評価すること。

実験結果

リサーチクエスチョン

• RQ1 非対称性に無関心な従来のスケジューラが、非対称性に配慮したDLAライブラリと組み合わせることで、big.LITTLEシステム上で高い性能を達成できるか？
• RQ2 ランタイムからライブラリ層に非対称性処理を移管することで、臨時のスケジューラ拡張と比較して性能が向上するか？
• RQ3 DLA計算の異なる段階において、仮想コア抽象化と優先度に配慮した非対称性認識スケジューラの性能はどのように比較されるか？
• RQ4 既存のタスクスケジューラは、変更なしに非対称アーキテクチャ上でどの程度再利用可能か？
• RQ5 big.LITTLEシステム上で、異なるスケジューリング戦略を用いた場合、ワークロードの不均衡とアイドル時間の影響はどの程度か？

主な発見

• 提案手法である非対称性に配慮したBLISカーネルを用いることで、Exynos 5422 SoCにおけるCholesky分解において、専用の非対称性に配慮したスケジューラ（Botlev-OmpSs）を上回る性能を達成した。
• 従来のOmpSsスケジューラに非対称性に配慮したBLISを組み合わせた場合、ワーカースレッドで17.47％のアイドル時間が発生した。一方、Botlev-OmpSs構成ではLITTLEコアで20.84％、bigコアで19.26％のアイドル時間が発生しており、負荷バランスが良好であることが示された。
• 従来スケジューラに非対称性に配慮したカーネルを組み合わせた場合、全スレッドの平均利用率は82.89％であったが、提案手法では94.90％であった。しかし、後者はより優れたカーネルレベル最適化のおかげで、全体的な性能が優れていた。
• 性能向上の主な要因は、BLAS-3カーネルのライブラリ層最適化であり、細粒度計算を適切なコアタイプに効率的にマッピング可能にしたことに起因する。
• 本手法により、変更なしに既存の最適化済みタスクスケジューラを非対称アーキテクチャで再利用可能であり、同時にハードウェアの非対称性を効果的に活用できる。
• ハイブリッド戦略（初期段階で優先度に配慮したスケジューリング、後続段階で仮想コアベース実行）は、効果的かつ相乗効果をもたらすことが実証された。