[論文レビュー] RowHammer: Reliability Analysis and Security Implications

Yoongu Kim, Ross Daly+7 more|arXiv (Cornell University)|Feb 18, 2016

Security and Verification in Computing参考文献 32被引用数 14

ひとこと要約

本論文は、一般のDRAMチップにおいて繰り返し行アドレッシングが原因で発生する新しいDRAM障害モード「RowHammer」を紹介している。この現象により隣接する行にビット反転が発生し、メモリ隔離が損なわれる。著者らは、単純なユーザーレベルのアセンブリコードを用いて、129個のDRAMモジュールでこの脆弱性を実証・特徴付け、広範な悪用可能性を示し、ハードウェア変更なしに信頼性とセキュリティを向上させるシステムレベルの緩和策を提案している。

ABSTRACT

As process technology scales down to smaller dimensions, DRAM chips become more vulnerable to disturbance, a phenomenon in which different DRAM cells interfere with each other's operation. For the first time in academic literature, our ISCA paper exposes the existence of disturbance errors in commodity DRAM chips that are sold and used today. We show that repeatedly reading from the same address could corrupt data in nearby addresses. More specifically: When a DRAM row is opened (i.e., activated) and closed (i.e., precharged) repeatedly (i.e., hammered), it can induce disturbance errors in adjacent DRAM rows. This failure mode is popularly called RowHammer. We tested 129 DRAM modules manufactured within the past six years (2008-2014) and found 110 of them to exhibit RowHammer disturbance errors, the earliest of which dates back to 2010. In particular, all modules from the past two years (2012-2013) were vulnerable, which implies that the errors are a recent phenomenon affecting more advanced generations of process technology. Importantly, disturbance errors pose an easily-exploitable security threat since they are a breach of memory protection, wherein accesses to one page (mapped to one row) modifies the data stored in another page (mapped to an adjacent row).

研究の動機と目的

• 一般のDRAMチップにおける繰り返し行アドレッシングによって引き起こされる、以前に未知であったDRAM障害モード「RowHammer」の存在を露呈し、実証すること。
• 主なメーカーから供給された多様なDRAMモジュールにおいて、RowHammer障害の症状、発火要因、広がりを特徴づけること。
• 特に仮想マシンやプロセス間のメモリ隔離の侵害を含む、RowHammerのセキュリティ上の影響を調査すること。
• ハードウェア変更なしに、低コストで実現可能な、ソフトウェアおよびシステムレベルの解決策を提案・評価し、RowHammerに起因する誤動作を検出・防止すること。
• 将来のメモリ障害モードを研究するための再現可能でFPGAベースのテストインfraストラクチャを構築すること。

提案手法

• 同じDRAMバンク内の2つのメモリアドレスを交互にアクセスすることで、繰り返し行アドレッシングとプレチャージング（ハンマーイング）を誘発するユーザーレベルのアセンブリコード（Code 1a）を開発した。
• clflushおよびmfence命令を用いてキャッシュの除外とメモリ順序の確保を行い、メモリコントローラーが繰り返しACTおよびPREコマンドを発行することを強制した。
• FPGAベースのDRAMテストプラットフォームを用いて、2008年から2014年までの129個のDRAMモジュールに対して大規模なテストを実施し、メモリアクセスタイミングに対するサイクル正確で細かい制御を実現した。
• 各DRAM行を既知のデータパターンで初期化し、リフレッシュインターバル（64 ms）にわたり連続してアドレッシングした後、再読み込みによってビット反転を検出する方法を採用した。
• 1つの行のみにアクセスする制御コード（Code 1b）との比較により、誤動作の原因がメモリ読み込み自体ではなく、行アドレッシングサイクルに起因することを隔離した。
• 行アクセスパターンを監視し、特定の行の過剰なアドレッシングを防ぐことで、RowHammerに起因する誤動作を防止するシステムレベルの緩和戦略を提案した。

実験結果

リサーチクエスチョン

• RQ1 一般のDRAMチップにおいて、繰り返し行アドレッシングが隣接する行にビット反転を引き起こす可能性があるか。その場合、どのような条件下で発生するか？
• RQ2 RowHammer脆弱性は、異なるDRAMモジュールやメーカーにわたりどの程度広がっており、プロセス技術のスケーリングと相関しているか？
• RQ3 どの程度のアクセスパターンとタイミング特性がRowHammer誤動作を引き起こすか？
• RQ4 RowHammerは仮想化環境および現代のシステムにおいて、どの程度までメモリ隔離を損なうか？
• RQ5 ハードウェア変更なしに、低コストでソフトウェアおよびシステムレベルの解決策が効果的にRowHammerを防止できるか？

主な発見

• 129個のテスト対象DRAMモジュールのうち110個（2008年から2014年までの製品）がRowHammerに起因するビット反転を示し、2012年から2013年に製造されたすべてのモジュールが脆弱性を示した。
• 一部のモジュールでは、10⁹セルあたり最大1.9×10⁵件のビット反転が発生し、誤り率は10⁹セルあたり最大5.9×10⁵に達した。
• 制御実験（Code 1b）により、誤動作の原因がメモリ読み込み自体ではなく、繰り返し行アドレッシング（ACTおよびPREコマンド）に起因することが確認された。
• Intel Sandy Bridge、Ivy Bridge、HaswellおよびAMD Piledriverの4種類の異なるプロセッサアーキテクチャで、RowHammer効果が再現可能であり、広範なハードウェアへの影響を示した。
• 著者らは、RowHammerがメモリ保護を回避し、特権昇格やシステム乗っ取りを可能にできることを実証した。これは後に実際の攻撃によって裏付けられた。
• ハードウェア変更なしに、過剰な行アドレッシングパターンの検出と制限により、システムレベルの緩和戦略がRowHammerを効果的に防止できることを示した。