[論文レビュー] SAILOR: A Scalable and Energy-Efficient Ultra-Lightweight RISC-V for IoT Security

Christian Ewert, Tim Hardow+6 more|arXiv (Cornell University)|Feb 27, 2026

Cryptographic Implementations and Security被引用数 0

ひとこと要約

SAILORは、IoT向けにスカラー暗号化（Zkn–Zkt）拡張を備えたスケーラブルで超軽量のRV32Iコアを serialized データパスに基づいて導入し、最新設計と比較して最大13×の性能/エネルギー向上と最大59%の面積削減を実現します。

ABSTRACT

Recently, RISC-V has contributed to the development of IoT devices, requiring architectures that balance energy efficiency, compact area, and integrated security. However, most recent RISC-V cores for IoT prioritize either area footprint or energy efficiency, while adding cryptographic support further compromises compactness. As a result, truly integrated architectures that simultaneously optimize efficiency and security remain largely unexplored, leaving constrained IoT environments vulnerable to performance and security trade-offs. In this paper, we introduce SAILOR, an energy-efficient and scalable ultra-lightweight RISC-V core family for cryptographic applications in IoT. Our design is modular and spans 1-, 2-, 4-, 8-, 16-, and 32-bit serialized execution data-paths, prioritizing minimal area. This modular design and adaptable data-path minimizes the overhead of integrating RISC-V cryptography extensions, achieving low hardware cost while significantly improving energy efficiency. We validate our design approach through a comprehensive analysis of area, energy, and efficiency trade-offs. The results surpass state-of-the-art solutions in both performance and energy efficiency by up to 13x and reduce area by up to 59 %, demonstrating that lightweight cryptographic features can be added without prohibitive overhead, and that energy- or area-efficient designs need not compromise performance.

研究の動機と目的

• 暗黙の面積オーバーヘッドなしに cryptography を統合したエネルギー効率が高くコンパクトな IoT プロセッサの必要性に対応する。
• スケーラブルな serialized データパス（1-, 2-, 4-, 8-, 16-, 32-bit）と軽量暗号拡張を備えた小面積・高効率の RISC-V コアファミリを開発する。
• Zkn–Zkt 暗号拡張をシームレスに統合しつつ、基礎となる RV32I 互換性とモジュール性を維持する。
• タイミングサイドチャネルの脆弱性を軽減し、面積・エネルギー・性能のバランスを取る構成可能なハードウェア拡張を提供する。

提案手法

• シリアライズされたデータパス（1〜32ビット）を持つモジュラーな SAILOR という RV32I コアファミリを提案し、ベースライン RV32I インターフェースを備える。
• 軽量暗号拡張 Zkn–Zkt（Zkne/Zknd 経由の AES、Zknh 経由の SHA-2、Zbkb によるビット操作）を最小限のハードウェアオーバーヘッドで組み込む。
• Serializer1/Serializer2 と ALU を用いてデータチャンクを処理し、データパス幅をスケーラブルにし、シフトを構成可能にする。
• 命令フェッチバッファと簡易分岐予測器を追加して、エリアを抑えつつ命令スループットを向上させる。
• モジュール方式での暗号拡張サポートを追加し、オーバーヘッドを最小化するため既存の RV32I モジュール（ALU、Loader/Store、Serializer）を再利用する。
• RISC-V Torture Test と Spike シミュレータ署名で設計を検証し、45 nm オープンセルライブラリと Design Compiler を用いて1-, 2-, 4-, 8-, 16-, 32-bit serialized path で面積結果を合成する。

実験結果

リサーチクエスチョン

• RQ1 serialized データパス幅（1–32 ビット）は SAILOR コアの面積、エネルギー、性能にどのような影響を与えるか？
• RQ2 serialized RV32I コアへ Zkn–Zkt 暗号拡張を組み込む際の面積/エネルギーオーバーヘッドはどの程度か？
• RQ3 暗号ワークロードに対して、SAILOR は最先端のシリアライズ済みおよび非シリアライズ済み RV32I コアと比べて面積、性能、エネルギー効率の点でどうか？
• RQ4 軽量暗号拡張を最小限の面積オーバーヘッドで統合しつつ、constant-time 実行などのセキュリティ特性を維持できるか？

主な発見

• SAILOR コアは最先端設計と比較して最大で 13× の性能・エネルギー効率の改善を示す。
• シリアライズ構成は小規模な面積オーバーヘッド（1.10% 〜 2.55%）を生じ、より広いパス（32-bit）は 1-bit serialized コアと比較して面積を 2.32% 削減する。
• Zkn–Zkt 暗号拡張の統合は設定に応じて面積を 5.54% 〜 62.61% 増加させる；完全な Zkn–Zkt は32-bit コアで最大 38.8% の面積増加を引き起こす。
• シリアル化アーキテクチャは、完全な 32-bit 設計と比較して有利な面積トレードオフを実現し、暗号化機能を効率的にサポートできる。
• PicoRV32 と比較すると、16-bit serialized および 32-bit full path でそれぞれ面積が 15.49%、21.26% 削減され、暗号拡張を有効化できる。
• 完全な Zkn–Zkt 設定の面積オーバーヘッドはシリアル化幅全体で制御可能で、面積・性能・セキュリティのバランスの取れたトレードオフを支持する。