[論文レビュー] Scalable Digital Compute-in-Memory Ising Machines for Robustness Verification of Binary Neural Networks

Madhav Vadlamani, Rahul K Singh+3 more|arXiv (Cornell University)|Mar 5, 2026

Physical Unclonable Functions (PUFs) and Hardware Security被引用数 0

ひとこと要約

この論文は BNN の頑健性検証を QUBO に再定式化し、 SRAM ベースのデジタル compute-in-memory Ising マシンで解く。完璧でない解を利用して敵対的摂動を抽出し、高効率で非頑健性を検証する。

ABSTRACT

Verification of binary neural network (BNN) robustness is NP-hard, as it can be formulated as a combinatorial search for an adversarial perturbation that induces misclassification. Exact verification methods therefore scale poorly with problem dimension, motivating the use of hardware-accelerated heuristics and unconventional computing platforms, such as Ising solvers, that can efficiently explore complex energy landscapes and discover high-quality solutions. In this work, we reformulate BNN robustness verification as a quadratic unconstrained binary optimization (QUBO) problem and solve it using a digital compute-in-memory (DCIM) SRAM-based Ising machine. Instead of requiring globally optimal solutions, we exploit imperfect solutions produced by the DCIM Ising machine to extract adversarial perturbations and thereby demonstrate the non-robustness of the BNN. The proposed architecture stores quantized QUBO coefficients in approximately 9.1~Mb of SRAM and performs annealing in memory via voltage-controlled pseudo-read dynamics, enabling iterative updates with minimal data movement. Experimental projections indicate that the proposed approach achieves a $178 imes$ acceleration in convergence rate and a $1538 imes$ improvement in power efficiency relative to conventional CPU-based implementations.

研究の動機と目的

• BNN の頑健性検証の動機づけと、敵対的摂動探索による NP-hard 性。
• Ising ハードウェアに適した BNN の頑健性検証の QUBO 形式の提案。
• インメモリアニーリングを備えた SRAM ベースのデジタル compute-in-memory (DCIM) Ising アーキテクチャの設計。
• forward BNN 推論を通じて不完全部分解解から有効な敵対的摂動が得られることの実証。
• CPU ベースの検証に対するハードウェア認識型の性能向上を、収束性、エネルギー、スケーラビリティの観点で示す。

提案手法

• 頑健性検証を、摂動予算内で敵対的摂動を見つける最適化問題として定式化。
• QCBO/制約をペナルティとクアドラタイゼーションにより QUBO に変換し H(q)=q^T Q q を得る。
• QUBO を Ising ハミルトニアンへマッピングし、対角項を扱うための pinned-one アプローチを用いて DCIM SRAM 実装へ埋め込み。
• 外部 RNG ハードウェアを用意せずに確率的性を注入するため、メモリ内アニーリング時の電圧制御型の疑似リードノイズを使用。
• メモリ内 MAC を用いた逐次スピン更新で局所フリップコスト ΔE_i を計算し、アニーリングフローで更新を受け付け。
• 摂動の再構成と前向き BNN 推論で敵対例を識別することで摂動を評価。

実験結果

リサーチクエスチョン

• RQ1 BNN の頑健性検証は Ising ハードウェアに適した QUBO に効果的に表現できるか。
• RQ2 SRAM ベースの DCIM Ising マシンは、CPU ベースやシミュレーテッドアニーリングと比べて敵対的摂動発見にどの程度性能を発揮するか。
• RQ3 Ising ハードウェアの不完全部分解解（グローバル最小値でない解）でも Forward 推論を通じて有効な敵対例を同定できるか。
• RQ4 より高次元へスケールさせた場合のハードウェア的影響（面積、エネルギー、タイミング）はどうなるか。

主な発見

• DCIM Ising マシンはほぼ最適解に近い解を識別し、制約が完全には満たされていなくても BNN の出力を反転させる敵対的摂動を生み出す。
• DCIM に基づく最適化は、CPU ベース実装に対して収束速度を最大で 178 倍、エネルギー効率を最大で 1538 倍改善するとの見込み。
• 複数の BNN 設定（例：63x7x1、127x7x1、1023x3x1）にわたり、多数の良好な解と一意の摂動を生み出す。
• 不完全な解は forward 推論後に有効な敵対的攻撃を頻繁に生むため、実務上の頑健性検証の有用性を示す。
• 8-bit 量子化はエネルギー収束挙動の多くを保持するが、係数量子化に起因するばらつきが生じるものの、ほぼグローバルミニマム領域には到達。
• 提案手法は高次元入力（例：フルサイズ 28×28 MNIST ライク BNN など）へスケールしても検証能力を維持。