[論文レビュー] Selective Match-Line Energizer Content Addressable Memory(SMLE -CAM)

V. Mohammed Zackriya, Harish M. Kittur|arXiv (Cornell University)|Jun 30, 2014

Network Packet Processing and Optimization参考文献 15被引用数 8

ひとこと要約

本稿では、検索キーの上位3ビットが条件付きで一致するマッチライン（ML）のみを選択的に駆動することで、消費電力を低減する新しいコンテンツアドレスラブルメモリ（CAM）アーキテクチャ、SMLE-CAMを提案する。最初の3ビットの照合を早期に実行するためのカスタムXNOR-CAMおよびXOR-CAMセルを用い、全照合にはNOR-CAMチェーンを採用。90 nm TSMCプロセスにおける256×144ビット設計では、0.115 fJ/bit/searchのエネルギー効率と361.6 psの検索時間を達成し、これまでに報告された中で最高の結果である。

ABSTRACT

A Content Addressable Memory (CAM) is a memory primarily designed for high speed search operation. Parallel search scheme forms the basis of CAM, thus power reduction is the challenge associated with a large amount of parallel active circuits. We are presenting a novel algorithm and architecture described as Selective Match-Line Energizer Content Addressable Memory (SMLE-CAM) which energizes only those MLs (Match-Line) whose first three bits are conditionally matched with corresponding first three search bit using special architecture which comprises of novel XNOR-CAM cell and novel XOR-CAM cell. The rest of the CAM chain is followed by NOR-CAM cell. The 256 X 144 bit SMLE-CAM is implemented in TSMC 90 nm technology and its robustness across PVT variation is verified. The post-layout simulation result shows, it has energy metric of 0.115 fJ/bit/search with search time 361.6 ps, the best reported so far. The maximum operating frequency is 1GHz.

研究の動機と目的

• 不要なマッチラインの活性化を最小限に抑えることで、大規模なコンテンツアドレスラブルメモリ（CAM）の消費電力を低減すること。
• 従来のCAMアーキテクチャにおける並列的アクティブ回路による高消費電力の課題に対処すること。
• ネットワーキングやデータ処理などの応用分野におけるエネルギー効率が高く高速な検索動作を実現すること。
• 早期ビット照合を活用して、関連するマッチラインのみを選択的に活性化する新しいアーキテクチャの開発。
• 実シリコンプロセスにおいてプロセス、電圧、温度（PVT）変動に対する耐性と性能を検証すること。

提案手法

• 検索キーの上位3ビットと格納データを並列に比較する新しいXNOR-CAMセルの導入。
• 上位3ビットの照合状態に基づいて、条件付き有効信号を生成する新しいXOR-CAMセルの使用。
• 上位3ビットが一致するマッチラインのみを駆動する選択的駆動メカニズムの実装。
• 初期3ビット照合チェック後の残りのビット比較には標準のNOR-CAMセルを採用。
• 一致しないエントリに対してはマッチラインの完全な充電を回避することで、動的消費電力を最小限に抑えるアーキテクチャ設計。
• 256×144ビットのSMLE-CAMをTSMC 90 nmプロセスに実装し、レイアウト後シミュレーションを用いて性能を検証。

実験結果

リサーチクエスチョン

• RQ1 初期ビット照合に基づくマッチラインの選択的駆動が、CAMアーキテクチャにおける動的消費電力の顕著な低減を実現できるか？
• RQ2 専用のXNORおよびXOR-CAMセルの使用が、検索速度を損なわせることなくエネルギー効率を向上させるか？
• RQ3 提案されたアーキテクチャが、高速CAM応用分野におけるエネルギー指標と遅延に与える影響は何か？
• RQ4 プロセス、電圧、温度（PVT）変動に対してSMLE-CAM設計はどれほど耐性があるか？
• RQ5 提案されたアーキテクチャは、既存のCAM設計よりも優れたエネルギー遅延積を達成できるか？

主な発見

• SMLE-CAMは、これまでに報告された中で最高の結果となる0.115 fJ/bit/searchのエネルギー指標を達成した。
• 検索遅延は361.6 psであり、リアルタイム応用に適した高速動作を示した。
• 最大周波数1 GHzで動作可能であり、高性能な能力を確認した。
• レイアウト後シミュレーションにより、プロセス、電圧、温度（PVT）変動に対しても性能が安定していることが確認された。
• 選択的駆動メカニズムにより、一致しないエントリのマッチラインの完全充電を回避することで、動的消費電力が顕著に低減された。
• XNOR-CAMおよびXOR-CAMセルの統合により、照合可能性の早期判別が可能となり、性能に損なわれることなく消費電力の低減が実現された。