[論文レビュー] Si Nanowire - Array Source Gated Transistors

Charles Opoku, Radu A. Sporea+3 more|arXiv (Cornell University)|Dec 28, 2015

Nanowire Synthesis and Applications参考文献 48被引用数 9

ひとこと要約

本論文は、ソース電極としてショットキー接合を用いた溶液プロセス法によるシリコンナノワイヤアレイトランジスタを提示し、ソースゲートトランジスタ（SGT）メカニズムで動作させる。デバイスは優れた性能を示しており、2 V未満で飽和、ゲート電圧依存性が低く、高いオン/オフ比、チャネル長に依存しない特性を示す。これはショットキー準位が電流を制御するメカニズムに起因し、シミュレーションと実験により裏付けられている。p型ドーピングされたナノワイヤを用いた実験で確認された。

ABSTRACT

Solution processed field-effect transistors based on single crystalline silicon nanowires (Si NWs) with metal Schottky contacts are demonstrated. The semiconducting layer was deposited from a nanowire ink formulation at room temperature. The devices with 230nm thick SiO2 gate insulating layers show excellent output current-voltage characteristics with early saturation voltages under 2 volts, constant saturation current and exceptionally low dependence of saturation voltage with the gate field. Operational principles of these devices are markedly different from traditional ohmic-contact field-effect transistors (FETs), and are explained using the source-gated transistor (SGT) concept in which the semiconductor under the reverse biased Schottky source barrier is depleted leading to low voltage pinch-off and saturation of drain current. Device parameters including activation energy are extracted at different temperatures and gate voltages to estimate the Schottky barrier height for different electrode materials to establish transistor performance - barrier height relationships. Numerical simulations are performed using 2D thin-film approximation of the device structures at various Schottky barrier heights. Without any adjustable parameters and only assuming low p-doping of the transistor channel, the modelled data show exceptionally good correlation with the measured data. From both experimental and simulation results, it is concluded that source-barrier controlled nanowire transistors have excellent potential advantages compared with a standard FET including mitigation of short-channel effects, insensitivity in device operating currents to device channel length variation, higher on/off ratios, higher gain, lower power consumption and higher operational speed for solution processable and printable nanowire electronics.

研究の動機と目的

• 溶液プロセス法による単結晶シリコンナノワイヤを用いた低電圧・高性能フィールド効果トランジスタの開発。
• オミックス接触を用いた従来のFETの限界、すなわちチャネル長への感受性やショートチャネル効果の克服。
• ショットキー準位を有するナノワイヤ構造におけるソースゲートトランジスタ（SGT）動作の可能性と性能の検討。
• 実験的およびシミュレーション的データを用いて、ショットキー準位高さとトランジスタ性能（オン/オフ比、しきい値電圧など）との定量的関係の確立。

提案手法

• 室温での溶液プロセス法によるナノワイヤインクを用いたSiO2誘電層上へのシリコンナノワイヤアレイの作製。
• ソース電極に金属ショットキー接合を用い、逆バイアス状態のショットキー準位が電流を制御するソースゲートトランジスタ（SGT）動作を実現。
• ゲート電圧および温度を変化させた出力特性および転送特性の測定により、デバイスパラメータおよび活性化エネルギーの抽出。
• ナノワイヤチャネルの低pドーピングを仮定し、調整パラメータのない2次元薄膜近似を用いた数値シミュレーション。
• 温度依存測定からショットキー準位高さを抽出し、シミュレーテッドI-V曲線と比較。
• 実験データとシミュレーションの相関をとることで、SGTモデルの妥当性を検証し、ショットキー準位の制御がデバイス挙動に与える役割を確認。

実験結果

リサーチクエスチョン

• RQ1 溶液プロセス法によるシリコンナノワイヤを有するショットキー接合トランジスタは、低電圧での飽和および高いオン/オフ比を達成できるか？
• RQ2 ソースゲートトランジスタ（SGT）メカニズムは、従来のFETと比較してナノワイヤFETにおけるショートチャネル効果をどのように緩和するか？
• RQ3 ショットキー準位高さとトランジスタ性能指標（オン/オフ比、しきい値電圧など）との定量的関係は何か？
• RQ4 SGTモードナノワイヤトランジスタにおいて、デバイス性能がチャネル長の変動に対してどれほど感受性を示さないか？
• RQ5 調整パラメータのない2次元数値シミュレーションは、SGTナノワイヤデバイスの実験的I-V特性を正確に再現できるか？

主な発見

• トランジスタは2 V未満のゲート電圧で飽和電流を示し、低電圧動作およびショットキー準位の制御によるピンチオフ効果を示している。
• 飽和電流はゲート電圧に極めて依存しないため、ゲート電場の変動に対する感受性が低く、電流制御が優れている。
• オン/オフ比は10^6を超えており、SGTメカニズムのおかげで従来のFETと比較してゲインが顕著に高い。
• 温度依存測定から抽出したショットキー準位高さは、異なる電極材料やデバイス構成においても一貫しており、信頼性が高い。
• 低pドーピングを仮定した2次元薄膜モデルを用いた数値シミュレーションは、実験データと良好に一致し、調整パラメータなしでSGTモデルの妥当性が裏付けられた。
• デバイスはチャネル長の変動に対して感受性が低く、スケーラブルでプリント可能なナノワイヤエレクトロニクスにおいて顕著な利点を示している。