[論文レビュー] SIMF: Single-Instruction Multiple-Flush Mechanism for Processor Temporal Isolation

Tuo Li, Bradley Hopkins+1 more|arXiv (Cornell University)|Nov 20, 2020

Security and Verification in Computing参考文献 39被引用数 4

ひとこと要約

本稿では、RISC-V命令セットアーキテクチャに統合された単一命令ハードウェア拡張（Flushx）であるSIMFを提案する。SIMFは、L1キャッシュ、TLB、分岐予測ユニット、レジスタファイルを1命令で同時にフラッシュする。seL4とLinuxを搭載したFPGAプロトタイプで評価した結果、動的命令数と実行時間を2倍以上短縮し、微細アーキテクチャ的タイミング攻撃に対するオペレーティングシステムレベルの時間的隔離の効率を顕著に向上させた。

ABSTRACT

Microarchitectural timing attacks are a type of information leakage attack, which exploit the time-shared microarchitectural components, such as caches, translation look-aside buffers (TLBs), branch prediction unit (BPU), and speculative execution, in modern processors to leak critical information from a victim process or thread. To mitigate such attacks, the mechanism for flushing the on-core state is extensively used by operating-system-level solutions, since on-core state is too expensive to partition. In these systems, the flushing operations are implemented in software (using cache maintenance instructions), which severely limit the efficiency of timing attack protection. To bridge this gap, we propose specialized hardware support, a single-instruction multiple-flush (SIMF) mechanism to flush the core-level state, which consists of L1 caches, BPU, TLBs, and register file. We demonstrate SIMF by implementing it as an ISA extension, i.e., flushx instruction, in scalar in-order RISC-V processor. The resultant processor is prototyped on Xilinx ZCU102 FPGA and validated with state-of-art seL4 microkernel, Linux kernel in multi-core scenarios, and a cache timing attack. Our evaluation shows that SIMF significantly alleviates the overhead of flushing by more than a factor of two in execution time and reduces dynamic instruction count by orders-of-magnitude.

研究の動機と目的

• 微細アーキテクチャ的タイミング攻撃を緩和するために使用されるソフトウェアベースのフラッシュルーチンに起因する高いパフォーマンスオーバーヘッドを解消すること。
• 時間的隔離メカニズムにおける頻繁なコアレベルの状態フラッシュに伴う動的命令数と実行時間の削減。
• 1命令で複数のオンコア微細アーキテクチャ的状態（L1キャッシュ、TLB、BPU、レジスタファイル）をアトミックにフラッシュできるハードウェア拡張命令セットアーキテクチャ（ISA）の設計。
• 実世界のオペレーティングシステムおよびカーネル環境における単一命令多フラッシュ（SIMF）機構の実現可能性とパフォーマンスメリットの評価。
• 最小限のハードウェア変更で、多様なプロセッサアーキテクチャにわたって効率的で安全かつポータブルな時間的隔離を実現すること。

提案手法

• L1キャッシュ、TLB、分岐予測ユニット、レジスタファイルを1回のアトミックフラッシュで行う新しいISA拡張「Flushx」を設計・実装。
• Flushx命令をスカラ型順序実行RISC-Vプロセッサコアに統合し、明示的なバリアを用いずともフラッシュ操作の順序が保証されるようにした。
• Xilinx ZCU102 FPGAに拡張されたプロセッサをプロトタイピングし、機能的正しさとパフォーマンスを検証。
• seL4マイクロカーネル、Linuxカーネル、ユーザーレベルアプリケーションを対象に、マルチコア環境下での実ワークロードを用いてSIMFを評価。
• Prime+Probeキャッシュタイミング攻撃を実施し、SIMFが残存する微細アーキテクチャ的状態を除去することでタイミングチャネルを効果的に排除していることを確認。
• ソフトウェアベースのフラッシュシーケンスと比較して、動的命令数と実行時間の削減を測定し、パフォーマンス改善を評価。

実験結果

リサーチクエスチョン

• RQ1 1つのハードウェア命令が、L1キャッシュ、TLB、BPU、レジスタファイルといった複数のコアレベル微細アーキテクチャ的状態を効果的かつアトミックにフラッシュでき、時間的隔離の効率を向上させられるか？
• RQ2 SIMFのパフォーマンスオーバーヘッドは、従来のソフトウェアベースのフラッシュルーチンと比較して、動的命令数と実行時間の観点でどの程度改善されるか？
• RQ3 SIMFは、さまざまなワークロードやオペレーティングシステムにおいて、オンコア状態のクリーニングに必要な命令数をどの程度削減できるか？
• RQ4 SIMFは、実際のカーネルやサイドチャネル攻撃を含む実用的状況において、微細アーキテクチャ的タイミングチャネルを効果的に排除できるか？
• RQ5 SIMFは、最小限のハードウェア変更で実装可能であり、既存のプロセッサ設計およびISAと互換性を保てるか？

主な発見

• SIMFは、ソフトウェアベースのフラッシュルーチンと比較して、コアレベルの状態フラッシュに必要な動的命令数を桁違いに削減した。
• SIMF拡張プロセッサでは、ベースラインのソフトウェアフラッシュと比較して、フラッシュ処理の実行時間が2倍以上短縮された。
• Prime+Probe攻撃による実証により、キャッシュアクセスパターンにおける観察可能なタイミング差が解消されたことが確認され、タイミングチャネルの効果的な除去が裏付けられた。
• Flushx命令を搭載したFPGAプロトタイプは、L1データキャッシュ内の残留状態を完全にクリーニングし、以前のプロセスからの漏洩を防止した。
• SIMFは強力なアトミシティを提供し、フラッシュ操作間の明示的同期バリアの必要性を排除したため、ソフトウェア実装が簡素化された。
• seL4マイクロカーネル、Linuxカーネル、ユーザースペースプログラムを含む多様なワークロードにおいて、一貫したパフォーマンス向上が得られ、広範な適用性が示された。