[論文レビュー] Simple fluidic digital half-adder

Alex J. L. Morgan, David A. Barrow+2 more|arXiv (Cornell University)|Feb 2, 2016

Electrohydrodynamics and Fluid Dynamics参考文献 7被引用数 8

ひとこと要約

本論文は、ドロップレットベースの流体論理を用いて、流体抵抗を用いてチャネル内の水滴の存在または不在によって2進状態（0/1）を表現する、単純な流体的1ビット半加算器を提案する。この装置は、流体抵抗を用いてドロップレットを接合部に誘導する：入力の一方にのみドロップレットがある場合、ドロップレットはサム出力に流れ込む。両方の入力にドロップレットがある場合、一方のドロップレットがドレインに deflect され、もう一方は2番目の接合部に進み、サム出力とキャリー出力の計算が可能になる。このシステムはCOMSOLシミュレーションおよび異なる流量でのラボ実験により検証され、耐障害性のある機能を示し、連結されたフルアダーへの道筋を示した。

ABSTRACT

A fluidic one-bit half-adder is made of five channels which intersect at a junction. Two channels are inputs, two channels are outputs and one channel is the drain. The channels direct fluid from input fragments to output fragments and the streams of fluid interact at the junctions. Binary signals are represented by water droplets introduced in the input channels: presence of a droplet in an input or output segments symbolises logical {\sc True}, absence --- {\sc False}. The droplets travel along channels by following a path of least resistance unless deflected at the junction. We demonstrate the function of the half-adder in both computer modelling and laboratory experiments, and propose a design of a one-bit full adder based on simulation.

研究の動機と目的

• 物理的流体力学のみを用いて、最小限のコストで2進加算を実行する流体論理回路を設計すること。
• 流体抵抗が入力状態に応じてドロップレットを正しい出力に確実にルーティングできることを示し、外部制御なしに論理演算を実行できることを証明すること。
• シミュレーションおよびラボ実験の両方で、異なる流量条件下での半加算器の機能を検証すること。
• 半加算器の設計に基づいて、1ビットフルアダーの連結アーキテクチャを提案すること。
• 将来的なプログラマブルなサーモノスティックおよびラボオンチップアプリケーションに向け、受動的で自律的な流体系の可能性を検討すること。

提案手法

• 半加算器は5本のチャネルを用いる：2本の入力、2本の出力（サムおよびキャリー）、および1本のドレインで、すべてが中央の接合部に集まる。
• 2進論理は、入力および出力チャネル内のドロップレットの存在（真）または不在（偽）によって符号化される。
• 流体抵抗は、Hagen-Poiseuille方程式を用いて計算され、抵抗はチャネルの幾何学的形状、流体の粘度、および流量に依存する。
• ドロップレットは最小抵抗の経路に従い、出力経路の相対的な抵抗によって流れの方向が制御される。
• 2つのドロップレットが接合部で出会うと、抵抗が大きい経路が選ばれ、一方のドロップレットがドレインに deflect され、論理演算がシミュレートされる。
• フルアダーは、2つの半加算器を直列に接続してシミュレートされ、入力信号としてA、B、およびキャリーイン（Cin）を用い、出力としてサム（S）およびキャリーアウト（Cout）を生成する。

実験結果

リサーチクエスチョン

• RQ1 5本のチャネルを持つ最小限の流体接合部が、ドロップレットのダイナミクスを用いて同時にXORおよびAND論理演算を実装できるか？
• RQ2 異なる流量条件下での多入力接合部において、流体抵抗がドロップレットルーティングにどのように影響を与えるか？
• RQ3 外部制御なしに、異なる流量プロファイルにおいて半加算器の設計が実験的に検証可能か？
• RQ4 流体抵抗とドロップレットの相互作用を用いて、半加算器を連結して機能的な1ビットフルアダーを構築することが可能か？
• RQ5 ドロップレットの運動と抵抗に基づく受動的流体系が、スケーラブルで自律的な計算回路を構築するために使用可能か？

主な発見

• 半加算器は、流体抵抗とドロップレットの存在／不在のみを用いて、XOR（サム）およびAND（キャリー）論理演算を正常に実装した。
• システムは3つの流量プロファイル（8:0.4、16:0.4、16:1 ml/hr）で信頼性高く動作し、流量変動に対して耐障害性があることを確認した。
• COMSOLシミュレーションにより、フルアダー構成の全8通りの入力組み合わせについて、ドロップレットのルーティングが正しく行われ、正確なサム出力とキャリー出力が得られた。
• AおよびBの両方が活性化され、Cinが非活性の場合、Bからのドロップレットがドレインに deflect され、Aは2番目の接合部に進み、正しくCoutが出力された。
• A=1、B=1、Cin=1のすべての入力が活性化された場合、AおよびCinはそれぞれCoutおよびSに正しくルーティングされ、フルアダー論理式が正当化された。
• ドレインチャネルは、ペアワイズの論理積の論理和（A·B + A·C + B·C）を実装しており、ドロップレットがドレインに排出される4通りの入力組み合わせすべてで正しく動作していることが確認された。