[論文レビュー] Simulating the Sycamore quantum supremacy circuits

Feng Pan, Pan Zhang|arXiv (Cornell University)|Mar 4, 2021

Quantum Computing Algorithms and Architecture参考文献 20被引用数 45

ひとこと要約

本論文は、GoogleのSycamore回路における多数の相関ビット列の振幅と確率を計算するビッグヘッド・テンソルネットワーク法を提案し、53量子ビット、20サイクルで2,097,152個のビット列を、60 GPUを用いて約5日で達成し、高いXEB適合度を示した。

ABSTRACT

We propose a general tensor network method for simulating quantum circuits. The method is massively more efficient in computing a large number of correlated bitstring amplitudes and probabilities than existing methods. As an application, we study the sampling problem of Google's Sycamore circuits, which are believed to be beyond the reach of classical supercomputers and have been used to demonstrate quantum supremacy. Using our method, employing a small computational cluster containing 60 graphical processing units (GPUs), we have generated one million correlated bitstrings with some entries fixed, from the Sycamore circuit with 53 qubits and 20 cycles, with linear cross-entropy benchmark (XEB) fidelity equals 0.739, which is much higher than those in Google's quantum supremacy experiments.

研究の動機と目的

• 多くの相関ビット列の振幅と確率を効率的に計算することに焦点を当て、量子回路をシミュレートする一般的なテンソルネットワークフレームワークを開発する。
• Large bitstring sets の厳密な振幅/確率計算を可能にすることで、GoogleのSycamore回路のサンプリング問題に対処する。
• 部分空間列挙と縮約ボトルネック（ビッグヘッドシミュレーション）を通じて、状態ベクトル法や従来のテンソルネットワーク法よりスケーラビリティを向上させる。
• 53量子ビット、20サイクルのSycamore回路の多数の相関サンプルの実用的な古典計算を実証し、ハードウェアベースのサンプリングと比較する。

提案手法

• 量子回路をテンソルネットワークとして表現し、収束させてビット列振幅を得る。
• テンソルネットワークをヘッドとテールの部分グラフに分割し、ボトルネックカットで接続して、多数のテール構成にわたってヘッドの畳み込みを再利用する。
• 開いた量子ビットを列挙またはスライスして、制御された空間-時間計算量で2^n2個の相関ビット列を生成する。
• ビッグヘッド構造を実現する畳み込み順を見つけ、すべてのs2構成に対してヘッドベクトルの畳み込みを再利用できるようにする。
• 動的スライシングを適用して大規模な畳み込みを2^ne個のサブタスクに分割し、GPUメモリに適合させ、並列実行を可能にする。

実験結果

リサーチクエスチョン

• RQ1 テンソルネットワークアプローチは、Sycamoreのような深い量子回路に対して、非常に大規模な相関ビット列振幅の集合を効率的に生成できるか。
• RQ2 畳み込み順をどのように設計して、数多くのビット列にわたって部分畳み込みを再利用できるボトルネック（big-head）構造を作り出せるか。
• RQ3 多数のビット列をサンプリングする際の、開放量子ビット数、メモリ使用量、時間計算量のトレードオフはどのようになるか。
• RQ4 古典的に生成されたビット列のXEB適合度は、Googleのハードウェアサンプルとどのように比較されるか。
• RQ5 現在のGPU資源で、このアプローチを大規模深さ・高量子ビット回路へスケールさせることは現実的か。

主な発見

# ビット列	時間計算量	空間計算量	計算時間	計算ハードウェア
Google [1]	10^6	—	10,000 years	Summit supercomputer
Cotengra [12]	1	2^27	3,088 years	One NVIDIA Quadro P2000
Alibaba [18]	64	2^29	267 days	One V100 GPU
Ours	2,097,152	2^30	149 Days	One A100

• 著者らは、53量子ビット、20サイクルのSycamore回路から、60-GPUクラスタを用いて約5日で、2,097,152個の相関ビット列（2^21）の正確な振幅と確率を計算した。
• 32ビットを固定し、残りの21ビットを列挙することで、1,000,000件のポストセレクション済みビット列に対してXEB適合度0.739を得て、Googleのハードウェアサンプルを上回った。
• この手法は、ポーター＝トーマスに近いXEB分布を、ポストセレクションの前の全2^21サンプル集合についてF_XEB ≈ -0.000926で達成する。
• 他の手法と比較して、Googleが報告したSchrödinger-Feynman法および64振幅テンソルネットワーク手法より、200万ビット列生成に要する総計算コストを低く抑えつつ、サンプル化されたすべてのビット列の正確な振幅を提供している。
• このアプローチはGPU全体で大規模に並列化可能で、巨大な相関ビット列集合を生成する際に優れた性能を示すが、深さと量子ビット数に対しては依然として指数関数的である。