[論文レビュー] Simulation of Quantum Circuits via Stabilizer Frames

Héctor J. García, Igor L. Markov|arXiv (Cornell University)|Dec 10, 2017

Quantum Computing Algorithms and Architecture被引用数 1

ひとこと要約

本稿では、安定化子状態の重ね合わせとして量子状態を表現することにより、量子回路の効率的シミュレーションを可能にする新しいデータ構造「安定化子フレーム」を導入する。この手法により、特定の量子算術回路およびフォールトトレラント回路の多項式時間シミュレーションが可能となり、実行時間およびメモリ使用量において、最先端の QuIDDPro よりも桁違いに優れる。並列化も可能であり、測定可能な高速化が得られる。

ABSTRACT

Generic quantum-circuit simulation appears intractable for conventional computers and may be unnecessary because useful quantum circuits exhibit significant structure that can be exploited during simulation. For example, Gottesman and Knill identified an important subclass, called stabilizer circuits, which can be simulated efficiently using group-theory techniques and insights from quantum physics. Realistic circuits enriched with quantum error-correcting codes and fault-tolerant procedures are dominated by stabilizer subcircuits and contain a relatively small number of non-Clifford components. Therefore, we develop new data structures and algorithms that facilitate parallel simulation of such circuits. Stabilizer frames offer more compact storage than previous approaches but require more sophisticated bookkeeping. Our implementation, called Quipu, simulates certain quantum arithmetic circuits (e.g., reversible ripple-carry adders) in polynomial time and space for equal superpositions of $n$-qubits. On such instances, known linear-algebraic simulation techniques, such as the (state-of-the-art) BDD-based simulator QuIDDPro, take exponential time. We simulate quantum Fourier transform and quantum fault-tolerant circuits using Quipu, and the results demonstrate that our stabilizer-based technique empirically outperforms QuIDDPro in all cases. While previous high-performance, structure-aware simulations of quantum circuits were difficult to parallelize, we demonstrate that Quipu can be parallelized with a nontrivial computational speedup.

研究の動機と目的

• 一般の量子回路シミュレーションが古典的コンピュータ上で計算的に困難である問題に取り組む。
• 現実の量子回路に共通する構造的性質（特に安定化子サブ回路の多様性および非クリフォード成分のスパarsity）を活用し、効率的なシミュレーションを実現する。
• グローバル位相の複雑さを管理しつつ、純粋な安定化子状態の重ね合わせを表現できるコンactかつスケーラブルなデータ構造を開発する。
• 構造に配慮したシミュレータの限界を克服し、非自明な高速化を達成する並列量子回路シミュレーションを可能にする。
• QuIDDPro や CHP といった既存のシミュレータと比較して、量子算術回路およびフォールトトレラント回路において優れた性能を示すことを実証する。

提案手法

• グローバル位相を明示的に保存しないように、純粋な安定化子状態の重ね合わせをコンactに表現する新しいデータ構造「安定化子フレーム」を提案する。
• 各フレーム内の生成子集合に対して、行階段形を用いることで演算を最適化し、計算コストを低減する。
• 安定化子状態の重ね合わせにおける相対位相を管理するアルゴリズムを開発し、純粋状態の安定化子シミュレーションにおける主要な障壁を克服する。
• Cliffordゲートおよび非Cliffordゲートの効率的処理を可能にする、ゲートレベルシミュレーションをサポートする Quipu にフレームワークを実装する。
• 複数のフレームを統合して重ね合わせのサイズを縮小するコalescing技術を導入し、メモリ効率を向上させる。
• トフォリゲートをCliffordゲートのシーケンスに分解することで、光子系など技術特化型ゲートライブラリをサポートし、ハードウェア依存回路のシミュレーションを可能にする。

実験結果

リサーチクエスチョン

• RQ1 グローバル位相の追跡を避けながら、安定化子状態の重ね合わせをコンactかつ効率的に表現できるか？
• RQ2 安定化子ベースのシミュレーションを、純粋な安定化子回路を超えて、トフォリゲートのような非Cliffordゲートを含む回路へと拡張可能か？ その際、多項式時間の複雑さを維持できるか？
• RQ3 安定化子フレームデータ構造は、メモリ効率性と並列化の両方を実現できるか？
• RQ4 量子算術回路およびフォールトトレラント回路において、QuIDDPro などの最先端シミュレータと比較して、安定化子フレームシミュレーションの性能はどの程度向上するか？
• RQ5 コalescing技術は、安定化子状態の重ね合わせのサイズを縮小し、シミュレーション効率を向上させることができるか？

主な発見

• Quipu は、n qubit 状態の等確率重ね合わせに対して、可逆リップルキャリー加算回路を多項式時間および多項式空間でシミュレートできるが、QuIDDPro は指数時間が必要となる。
• 安定化子回路（例：フォールトトレラントベンチマーク）において、Quipu は QuIDDPro の半分のメモリを使用し、通常は数桁の速度向上を達成する。
• マルチスレッド版 Quipu は4コアサーバーで2倍の高速化を達成し、効果的な並列化を示している。
• トフォリゲートの分解を含む光子系ベンチマークでは、Quipu は直接的なトフォリシミュレーションの約4倍遅いが、依然として数秒で完了する。一方、QPLite は24時間以上を要する。
• コalescing技術は、観測された状態の総数が少ない場合に特に顕著に、安定化子状態の重ね合わせの最大サイズを大幅に削減する。
• 安定化子フレームアプローチにより、量子フーリエ変換およびフォールトトレラント回路のシミュレーションが、QuIDDPro よりも桁違いに高速かつ低メモリで実現可能となった。