[論文レビュー] Simulation studies of an All-Spin Artificial Neural Network: Emulating neural and synaptic functionalities through domain wall motion in ferromagnets.

Abhronil Sengupta, Yong Shim+1 more|arXiv (Cornell University)|Oct 2, 2015

Advanced Memory and Neural Computing被引用数 3

ひとこと要約

本論文では、フェロ磁性体におけるドメイン壁の運動を用いて、1つのスピントロニクス素子がニューロンとシナプスの両方を模倣する、すべてスピンの人工ニューラルネットワーク（All-Spin ANN）を提案する。この手法により、超低消費電力のニューラル計算が可能になる。デバイスレベルのシミュレーションでは、パターン認識タスクにおいて従来のCMOS実装と比較して約100倍のエネルギー効率向上が得られた。

ABSTRACT

Non-Boolean computing based on emerging post-CMOS technologies can potentially pave the way for low-power neural computing platforms. However, existing work on such emerging neuromorphic architectures have either focused on solely mimicking the neuron, or the synapse functionality. While memristive devices have been proposed to emulate biological synapses, spintronic devices have proved to be efficient at performing the thresholding operation of the neuron at ultra-low currents. In this work, we propose an All-Spin Artificial Neural Network where a single spintronic device acts as the basic building block of the system. The device offers a direct mapping to synapse and neuron functionalities in the brain while inter-layer network communication is accomplished via CMOS transistors. To the best of our knowledge, this is the first demonstration of a neural architecture where a single nanoelectronic device is able to mimic both neurons and synapses. The ultra-low voltage operation of low resistance magneto-metallic neurons enables the low-voltage operation of the array of spintronic synapses, thereby leading to ultra-low power neural architectures. Device-level simulations, calibrated to experimental results, was used to drive the circuit and system level simulations of the neural network for a standard pattern recognition problem. Simulation studies indicate energy savings by ~ 100x in comparison to a corresponding digital/ analog CMOS neuron implementation.

研究の動機と目的

• 1つのナノエレクトロニクス素子にニューロンとシナプスの機能を統合することで、低消費電力のニューロモーフィックアーキテクチャを開発すること。
• 従来のポスト-CMOSニューロモーフィック設計がニューロンまたはシナプスのいずれかを別々に模倣しているという制限を克服すること。
• 低抵抗の磁気金属ニューロンのしきい値特性を活用して、ニューラルネットワークの超低電圧動作を実現すること。
• パターン認識タスクにおけるシステムレベルの実現可能性を、キャリブレーション済みのデバイスおよび回路シミュレーションを通じて示すこと。

提案手法

• フェロ磁性体材料におけるドメイン壁の運動に基づく1つのスピントロニクス素子を用い、シナプスの重み付けとニューロンのしきい値処理の両方を実行する。
• ニューラルネットワークの層間通信にCMOSトランジスタを用いる。
• スピントロニクス素子の挙動を現実的にモデル化するため、デバイスレベルのシミュレーションを実験データにキャリブレーションする。
• 性能評価のため、標準的なパターン認識ベンチマークを用いて回路およびシステムレベルのシミュレーションを実施する。
• 磁気金属ニューロンの超低電流動作を活用して、全シナプスアレイの低電圧動作を実現する。
• スピントロニクス素子とCMOSを統合し、ハイブリッド動作を実現することで、従来のインターフェースと互換性を確保する。

実験結果

リサーチクエスチョン

• RQ1 1つのスピントロニクス素子が、ニューラルネットワークにおいて同時にシナプス機能とニューロン機能を模倣できるか？
• RQ2 提案されたAll-Spin ANNのエネルギー効率は、従来のCMOSベースの実装と比べてどの程度優れているか？
• RQ3 フェロ磁性体におけるドメイン壁の運動が、低電圧・低消費電力のニューラル計算をどの程度可能にするか？
• RQ4 All-Spin ANNのシステムレベルでの性能は、標準的なパターン認識タスクにおいていかなるものか？

主な発見

• 提案されたAll-Spin人工ニューラルネットワークは、同等のデジタル／アナログCMOSニューロン実装と比較して、エネルギー消費が約100倍削減された。
• 1つのスピントロニクス素子がドメイン壁の運動を介して、シナプスの重み付けとニューロンのしきい値処理の両方の機能を成功裏に模倣した。
• 低抵抗の磁気金属ニューロンのおかげで超低電圧動作が可能となり、電力要件が顕著に低減された。
• デバイスレベルのシミュレーションは実験結果にうまくキャリブレーションされ、システムレベルのシミュレーションにおける信頼性が確保された。
• システムレベルのシミュレーションにより、ハイブリッドスピントロニクス-CMOSアーキテクチャを用いたパターン認識タスクの実現可能性が示された。
• 本アーキテクチャは、1つのナノエレクトロニクス素子がニューロンとシナプスの両方の役割を果たす神経系の最初の実証例である。