[論文レビュー] Simulations of gated Si nanowires and 3-nm junctionless transistors

Lida Ansari, Baruch Feldman+3 more|arXiv (Cornell University)|Mar 24, 2010

Advancements in Semiconductor Devices and Circuit Design参考文献 13被引用数 71

ひとこと要約

本稿では、1 nmのワイヤー直径および3 nmのゲート長を有するゲート・オール・アラウンド（GAA）ジャンクションessシリコンナノワイヤートランジスタの第一原理的シミュレーションを報告する。このデバイスは、理想限界に近いサブスレッショルドスイングと強力な静電的制御を達成できることを示している。ジャンクションレス設計は、均一なドーピングを有する「ゲート付き抵抗」として機能し、極限スケールにおいても実用的かつ効果的であり、短チャネル効果の制御性とドーパントフラクチュエーションに対するロバスト性に優れるため、従来のジャンクションベースの MOSFET よりも優れている。

ABSTRACT

Inspired by recent experimental realizations and theoretical simulations of thin silicon nanowire-based devices, we perform predictive first-principles simulations of junctionless gated Si nanowire transistors. Our primary predictions are that Si-based transistors are physically possible without major changes in design philosophy at scales of ~1 nm wire diameter and ~3 nm gate length, and that the junctionless transistor may be the only physically sensible design at these length scales. We also present investigations into atomic-level design factors such as dopant positioning and concentration.

研究の動機と目的

• 3 nm未満のゲート長および1 nm未満のワイヤー直径におけるシリコンナノワイヤートランジスタの実現可能性を調査すること。ここでは、従来のジャンクションベースの MOSFET が根本的な製造および物理的制限に直面する。
• 原子スケール寸法において、ジャンクションレストランジスタの概念が物理的に実現可能で効果的であるかどうかを評価すること。
• ドーパントの局在、濃度、位置が、これらのスケールにおけるデバイス特性に与える影響を分析すること。
• 予測可能な第一原理的手法を用いて、ゲート・オール・アラウンド（GAA）ジャンクションレスナノワイヤ構造における静電的制御および短チャネル効果を評価すること。
• 1 nm技術ノードにおいて、ジャンクションレス設計が唯一物理的に妥当な選択肢であるかどうかを特定すること。

提案手法

• 密度汎関数理論（DFT）から導出された自己無撞着な密度汎関数タイトバインディング（DFTB）パラメータを用いた、DFTB+コードを用いた第一原理的電子構造計算。
• ナノワイヤーの周囲に配置された固定点電荷を用いてゲーティング電場をモデル化し、誘電率 ε = 25 のHfO₂を想定して、ゲート・オール・アラウンド（GAA）構造を模擬する。
• 高濃度ドーピング（N = 8×10²⁰ cm⁻³）を有するドープSiナノワイヤーをシミュレートするため、約800原子を含むスーパーセルを用い、n型（As）およびp型（Ga）ドーピングを両方モデル化する。
• 周期的境界条件を用いて電子構造およびハミルトニアンを計算し、その後、ランダウエルの式およびグリーン関数を用いた非自己無撞着な輸送解析を実施する。
• 高濃度ドーピング状態におけるドーパント電子・ホールの局在および拡散効果を評価するため、ミュリケン電荷解析を実施する。
• TIMES輸送コードを用いて、透過関数 T(E) を計算することで、サブスレッショルドスイングおよびI-V特性を定量的評価する。

実験結果

リサーチクエスチョン

• RQ1 ゲート長が約3 nm、ワイヤー直径が約1 nmの状態において、ジャンクションレスシリコンナノワイヤートランジスタは、効果的な静電的制御およびオフ特性を維持できるか？
• RQ2 超薄型で高濃度ドーピングを施したナノワイヤーにおいて、ドーパントの局在および拡散が、導電性およびデバイス動作にどのように影響を与えるか？
• RQ3 ナノワイヤー断面内におけるドーパント位置の配置が、バンド構造および電流-電圧特性に与える影響は何か？
• RQ4 原子スケール寸法において、ジャンクションレス設計はサブスレッショルドスイングおよび短チャネル効果の低減という点で、従来のジャンクションベースの MOSFET よりも優れているか？
• RQ5 これらの極限スケールにおいて、ドーパントのフラクチュエーションに対して、デバイス特性およびオン/オフ電流比はどの程度ロバストであるか？

主な発見

• ジャンクションレストランジスタ設計は、ワイヤー直径1.15 nm（R_NW = 0.6 nm）およびゲート長3.1 nmの条件下でも機能し、理想限界に近いサブスレッショルドスイングを達成している。
• デバイスは強力な静電的制御を示しており、I_off < 10⁻⁶ I_on であるため、負のゲート電圧によるピンチオフによる効果的なオフ状態が実現されている。
• ドーパント電子およびホールは、有効質量および誘電率効果のおかげで、0 Kでも約1.5 nmの半径にわたり拡散しており、理論的推定値（R_loc ≈ 4 nm）と整合的である。
• ミュリケン電荷解析により、ドーピングの影響がスーパーセル全体に及ぶことが確認され、高濃度ドーピング状態ではイオン化が導電に必要でないことが示された。
• ジャンクションレス設計はドーパントのフラクチュエーションに対してロバストであり、ドーパント位置および濃度の変動に対しても、動作原理が安定している。
• GAA構造により、3 nmゲート長であってもほぼ理想のサブスレッショルドスイングが達成可能であり、1 nmノードへの適性が裏付けられた。