[論文レビュー] SoftWear: Software-Only In-Memory Wear-Leveling for Non-Volatile Main Memory

Christian Hakert, Kuan-Hsun Chen+6 more|arXiv (Cornell University)|Apr 7, 2020

Parallel Computing and Optimization Techniques参考文献 25被引用数 5

ひとこと要約

この論文では、CPUの機能（メモリ管理ユニット（MMU）、パフォーマンスカウンタ、割込み）を用いて書き込み回数を近似的に推定し、年齢に配慮したウェアレベルリングを可能にする、ソフトウェアオンリーでハードウェアに依存しない非揮発性メインメモリ（NVM）用のウェアレベルリングシステムを提案する。MMUを用いた粗粒度のページレベルリマップと、円形に再配置する細粒度のスタックリロケーションを組み合わせることで、理想のメモリ寿命の最大78.43％を達成し、劣化防止の観点から未処理の状態と比較して耐久性が900倍以上向上する。

ABSTRACT

Several emerging technologies for byte-addressable non-volatile memory (NVM) have been considered to replace DRAM as the main memory in computer systems during the last years. The disadvantage of a lower write endurance, compared to DRAM, of NVM technologies like Phase-Change Memory (PCM) or Ferroelectric RAM (FeRAM) has been addressed in the literature. As a solution, in-memory wear-leveling techniques have been proposed, which aim to balance the wear-level over all memory cells to achieve an increased memory lifetime. Generally, to apply such advanced aging-aware wear-leveling techniques proposed in the literature, additional special hardware is introduced into the memory system to provide the necessary information about the cell age and thus enable aging-aware wear-leveling decisions. This paper proposes software-only aging-aware wear-leveling based on common CPU features and does not rely on any additional hardware support from the memory subsystem. Specifically, we exploit the memory management unit (MMU), performance counters, and interrupts to approximate the memory write counts as an aging indicator. Although the software-only approach may lead to slightly worse wear-leveling, it is applicable on commonly available hardware. We achieve page-level coarse-grained wear-leveling by approximating the current cell age through statistical sampling and performing physical memory remapping through the MMU. This method results in non-uniform memory usage patterns within a memory page. Hence, we further propose a fine-grained wear-leveling in the stack region of C / C++ compiled software. By applying both wear-leveling techniques, we achieve up to $78.43\%$ of the ideal memory lifetime, which is a lifetime improvement of more than a factor of $900$ compared to the lifetime without any wear-leveling.

研究の動機と目的

• PCM や FeRAM などのNVM技術は、高頻度の書き込みワークロード下で数分以内に故障する可能性があるため、その限界のある書き込み耐久性を解消すること。
• 既存のウェアレベルリング方式が、書き込み回数の追跡に専用ハードウェアに依存しているため、コストと複雑さが増す問題を克服すること。
• MMU、パフォーマンスカウンタ、割込みといった広く利用可能なCPU機能を活用することで、一般用途のハードウェアでも年齢に配慮したウェアレベルリングを実現すること。
• 粗粒度のページレベルリマップと細粒度のスタック領域の耐久性バランスを組み合わせることで、メモリセル間の摩耗の不均一性を低減すること。
• ソフトウェアオンリーのウェアレベルリングが、許容できるランタイムオーバーヘッドで理論上の理想寿命に近いメモリ寿命を達成できることを示すこと。

提案手法

• 定期的な間隔（n回のメモリ書き込みごと）でパフォーマンスカウンタを用いて割込みを発生させ、書き込み分布を統計的にサンプリングする。
• 近似的な書き込み回数に基づいて、MMUを用いたページレベルリマップにより物理的にメモリページを再配置する。
• ハードウェア支援によるラップアラウンドを介してスタックポインタを更新することで、スタックコンテンツを新しい場所にコピーする円形のスタックリロケーションメカニズムを実装する。
• 書き込みサンプリング中にターゲットアドレスを記録するため、メモリ保護およびアクセス権限を設定して、書き込み回数の近似を実現する。
• 粗粒度のMMUリマップと細粒度のスタックレベルの摩耗バランスを組み合わせることで、メモリページ内でのホットスポットを低減する。
• 理論上の理想寿命に対する耐久性の比較に、正規化耐久性（NE）を指標として用いる。

実験結果

リサーチクエスチョン

• RQ1 専用メモリハードウェアを必要とせずに、NVMのウェアレベルリングを効果的に実現できるか？
• RQ2 標準的なCPU機能（MMU、パフォーマンスカウンタ、割込み）を用いて、年齢に配慮したウェアレベルリングのための書き込み回数をどの程度正確に近似的に推定できるか？
• RQ3 ソフトウェアオンリーのアプローチは、理想のハードウェアベースのウェアレベルリングと比較して、NVMセル間の書き込み分布のバランスをどの程度効果的に実現できるか？
• RQ4 スタック領域の細粒度のウェアレベルリングは、全体のメモリ寿命を顕著に向上させることができるか？
• RQ5 ソフトウェアオンリーの解決策において、ウェアレベルリングの品質とランタイムオーバーヘッドのトレードオフはどのようなものか？

主な発見

• 提案されたソフトウェアオンリーのウェアレベルリングシステムは、理論上の理想寿命の最大78.43％を達成し、ウェアレベルリングなしの状態と比較して寿命が900倍以上向上する。
• 粗粒度のMMUベースのリマップと細粒度の円形スタックリロケーションの組み合わせが、メモリページ内での書き込みの不均一性を効果的に低減する。
• システムはカスタムメモリコントローラーや追加のチップ面積を必要とせず、一般用途のハードウェア上で完全に動作する。
• パフォーマンスオーバーヘッドは許容範囲であり、チューナブルであり、ウェアレベルリングの品質とランタイムコストのトレードオフを可能にする。
• 書き込み回数の統計的近似でさえも、ソフトウェアオンリーのウェアレベルリングの実現可能性を示しており、顕著な耐久性向上が達成できる。
• このアプローチは拡張可能であり、動的リロケーション技術を用いることで、データ/bss領域やヒープ領域など他のメモリセグメントに対しても応用可能である。