[論文レビュー] SoK: Hardware-supported Trusted Execution Environments

Moritz Schneider, Ramya Jayaram Masti+3 more|arXiv (Cornell University)|May 25, 2022

Security and Verification in Computing被引用数 28

ひとこと要約

本論文は、検証可能な起動、実行時分離、信頼されたIO、そしてセキュアストレージがアーキテクチャ全体でどのように実装されているかを分析し、統一された分類法とデザイン空間の洞察を提供する、ハードウェア支援TEEを体系化します。

ABSTRACT

The growing complexity of modern computing platforms and the need for strong isolation protections among their software components has led to the increased adoption of Trusted Execution Environments (TEEs). While several commercial and academic TEE architectures have emerged in recent times, they remain hard to compare and contrast. More generally, existing TEEs have not been subject to a holistic systematization to understand the available design alternatives for various aspects of TEE design and their corresponding pros-and-cons. Therefore, in this work, we analyze the design of existing TEEs and systematize the mechanisms that TEEs implement to achieve their security goals, namely, verifiable launch, run-time isolation, trusted IO, and secure storage. More specifically, we analyze the typical architectural building blocks underlying TEE solutions, design alternatives for each of these components and the trade-offs that they entail. We focus on hardware-assisted TEEs and cover a wide range of TEE proposals from academia and the industry. Our analysis shows that although TEEs are diverse in terms of their goals, usage models, and instruction set architectures, they all share many common building blocks in terms of their design.

研究の動機と目的

• ハードウェア支援TEEの敵対者モデルと分類法を定義する。
• 検証可能な起動、ランタイム分離、信頼されたIO、セキュアストレージを達成するための設計決定を体系化する。
• アーキテクチャ全体でTEEsを比較し、共通の構成要素とトレードオフを特定する。
• 設計選択がTEEsの比較的小さなデザイン空間にどのように集約されるかを強調する。

提案手法

• プラットフォーム制御と能力によって敵対者を分類する。
• 分離戦略の分類法（時間的、空間的、時空間的）と実装（論理的、暗号的）を提供する。
• 測定タイプのRoot of Trust（SRTM、DRTM、HW）と認証機構（ローカル/リモート）を調査する。
• CPUおよびメモリ分離技術を分析し、さまざまなTEEsでどのように実装されているかを検討する。
• TEEs全体の信頼されたIOアーキテクチャとシーリング慣行を説明する。
• デザイン空間の結論と将来のTEEsへの含意を要約する。

実験結果

リサーチクエスチョン

• RQ1 ハードウェア支援TEEsはどのような共通の敵対者モデルから防御するのか？
• RQ2 検証可能な起動機構（RTMs、測定、認証）はTEEs全体でどのように実装されているか？
• RQ3 CPUとメモリにどのような分離戦略が用いられており、トレードオフは何か？
• RQ4 TEEsにおいて信頼されたIOはどのように実現され、提供/シーリングの選択肢は何か？
• RQ5 アーキテクチャ間で再利用可能な設計決定によって、TEEデザイン空間はどの程度制限されるのか？

主な発見

• 多様な目的とISAにもかかわらず、ほとんどのTEEsは共通のビルディングブロックを共有している。
• CPU分離はTEEs全体で一様に時間分割を用い、論理的な執行で強化されている。
• メモリ分離アプローチは多様で、敵対者の脅威モデルによって異なる場合がある。
• 2つの主要な信頼されたIOパターンが浮かび上がる：論理的（ trusted paths）と暗号的（ secure channels）。
• シーリングおよびプロビジョニング機構は異なり、TEEsの約3分の1がシーリングサポートについて言及している。
• 全体として、4つの目標に向けたTEEデザイン空間は比較的小さく、設計選択の再利用が広範である。