[論文レビュー] Solving Linear Systems on Quantum Hardware with Hybrid HHL++

Romina Yalovetzky, Pierre Minssen+2 more|arXiv (Cornell University)|Oct 29, 2021

Quantum Computing Algorithms and Architecture被引用数 7

ひとこと要約

この論文では、ノイジィな中規模量子（NISQ）デバイス上で近い将来に実行可能な量子線形方程式系ソルバーを実現するために、動的量子回路（DQC）を用いたハードウェア最適化型ハイブリッドHHLアルゴリズムを提示する。半古典的QPEと量子条件論理、および新規の行列スケーリング技術を統合することで、回路の深さとキュービット数を削減し、254個の2キュービットゲートを用いた、現在までで最大のHHL実行を実現した。これは、Quantinuum System Model H1-2を用いたポートフォリオ最適化において高い忠実度を達成した。

ABSTRACT

The limited capabilities of current quantum hardware significantly constrain the scale of experimental demonstrations of most quantum algorithmic primitives. This makes it challenging to perform benchmarking of the current hardware using useful quantum algorithms, i.e., application-oriented benchmarking. In particular, the Harrow-Hassidim-Lloyd (HHL) algorithm is a critical quantum linear algebra primitive, but the majority of the components of HHL are far out of the reach of noisy intermediate-scale quantum devices, which has led to the proposal of hybrid classical-quantum variants. The goal of this work is to further bridge the gap between proposed near-term friendly implementations of HHL and the kinds of quantum circuits that can be executed on noisy hardware. Our proposal adds to the existing literature of hybrid quantum algorithms for linear algebra that are more compatible with the current scale of quantum devices. Specifically, we propose two modifications to the Hybrid HHL algorithm proposed by Lee etal. leading to our algorithm Hybrid HHL++: (1) propose a novel algorithm for determining a scaling factor for the linear system matrix that maximizes the utility of the amount of ancillary qubits allocated to the phase estimation component of HHL, and (2) introduce a heuristic for compressing the HHL circuit. We demonstrate the efficacy of our work by running our modified Hybrid HHL on Quantinuum System Model H-series trapped-ion quantum computers to solve different problem instances of small-scale portfolio optimization problems, leading to the largest experimental demonstrations of HHL for an application to date.

研究の動機と目的

• 標準HHLがNISQデバイスで実行不可能なのは、回路の深さとキュービット数の要件が高すぎるためである。
• 固有値推定と逆行列計算の最適化を通じて、実ハードウェア上で実用的でエンドツーエンドの量子線形方程式系ソルブを可能にすること。
• 指数的コストがかかる均一制御回転（UCR）ゲートへの依存を減らすために、動的回路機能を活用すること。
• システム行列のためのアルゴリズム的スケーリング手順により、固有値推定の精度を向上させること。
• 実際の捕獲イオン量子ハードウェア上で、実用的な金融応用を対象にスケーラブルでハードウェア最適化されたHHLの変種を実証すること。

提案手法

• 半古典的逆QFTの変種（QCL-QPE）に、量子条件論理（QCL）と中間回路測定を統合し、アタシリアキュービット数を1に削減する。
• 動的量子回路（DQC）を用いて、QPE内の2キュービットゲートを古典的制御の単一キュービットゲートに置き換え、誤り率を低減する。
• 行列Aの最適スケーリング要因γを計算するための新規アルゴリズムを提案し、QPEにおける固有値分解能を向上させる。
• 推定された固有値を基に、指数的UCR深さではなく線形深さO(mn)の制御回転回路を構築する。
• 高精度の固有値推定値を、効率的な制御を可能にする低ビット幅rにマッピングし、キュービット数とゲート数を最小限に抑える。
• 全ハイブリッドHHLパイプラインを、実際の捕獲イオン量子コンピュータであるQuantinuum System Model H1-2上でエンドツーエンドで実行する。

実験結果

リサーチクエスチョン

• RQ1 動的量子回路は、NISQデバイスにおけるHHLの固有値推定のリソースオーバーヘッドを顕著に低減できるか？
• RQ2 実ハードウェア上での標準QPEと比較して、QCL-QPEは忠実度とリソース効率の点で優れているか？
• RQ3 アルゴリズム的行列スケーリングは、実用的量子線形方程式系ソルバーにおけるQPEの固有値推定精度を向上させられるか？
• RQ4 現在の捕獲イオンハードウェア上で、エンドツーエンドHHL実行が可能な最大の回路深さは何か？
• RQ5 DQCを強化したハイブリッドHHLは、ゲート数とキュービット使用量の観点から、UCRベースの逆行列計算を上回る領域はどこか？

主な発見

• QCL-QPEの変種は、3ビット精度で高忠実度の固有値推定を達成し、実ハードウェア上では4ビット推定において標準QPEよりも高い忠実度を示した。
• 提案された行列スケーリングアルゴリズムにより、QPE出力分布における固有値の分解能が向上し、逆行列回路の精度が向上した。
• 最終的なHHL回路は2キュービットゲートの深さが254に達し、実際の量子ハードウェア上で実行されたHHLのうち、これまでで最大の実行を達成した。
• DQCを強化したハイブリッドHHLは、UCRベースのアプローチと比較して、制御回転数と回路深さを削減し、誤り率を低減した。
• ハードウェアおよびシミュレーションの両方で、DQCベースの方法を用いた際の、量子ポートフォリオ状態と古典的解との内積が、UCRを用いた場合よりも高かった。
• 本手法は、捕獲イオン量子コンピュータ上で実世界のポートフォリオ最適化問題をHHLを用いて解くことのエンドツーエンドの可能性を実証した。