[論文レビュー] Source localization using particle filtering on FPGA for robotic navigation with imprecise binary measurement

Adithya Krishna, André van Schaik+1 more|arXiv (Cornell University)|Oct 22, 2020

Target Tracking and Data Fusion in Sensor Networks被引用数 5

ひとこと要約

本稿では、不正確な2値測定値を用いたロボットナビゲーションにおけるリアルタイムのソース局所化を実現する、高速でFPGAベースのパーティクルフィルタリングアーキテクチャを提案する。標準のSIRパーティクルフィルタを変更し、複数のサブフィルタにわたる並列処理を可能にするとともに、パイプライン処理を採用することで、1024個のパーティクルに対して5.62 μsの実行時間を達成し、178 kHzのサンプリングレートを実現した。これにより、ノイズが多く非線形な環境下でも、最小限の推定誤差で安定した性能を発揮する。

ABSTRACT

Particle filtering is a recursive Bayesian estimation technique that has gained popularity recently for tracking and localization applications. It uses Monte Carlo simulation and has proven to be a very reliable technique to model non-Gaussian and non-linear elements of physical systems. Particle filters outperform various other traditional filters like Kalman filters in non-Gaussian and non-linear settings due to their non-analytical and non-parametric nature. However, a significant drawback of particle filters is their computational complexity, which inhibits their use in real-time applications with conventional CPU or DSP based implementation schemes. This paper proposes a modification to the existing particle filter algorithm and presents a highspeed and dedicated hardware architecture. The architecture incorporates pipelining and parallelization in the design to reduce execution time considerably. The design is validated for a source localization problem wherein we estimate the position of a source in real-time using the particle filter algorithm implemented on hardware. The validation setup relies on an Unmanned Ground Vehicle (UGV) with a photodiode housing on top to sense and localize a light source. We have prototyped the design using Artix-7 field-programmable gate array (FPGA), and resource utilization for the proposed system is presented. Further, we show the execution time and estimation accuracy of the high-speed architecture and observe a significant reduction in computational time. Our implementation of particle filters on FPGA is scalable and modular, with a low execution time of about 5.62 us for processing 1024 particles and can be deployed for real-time applications.

研究の動機と目的

• ノイズの多い2値センサ測定値を用いたロボットシステムにおけるリアルタイムのソース局所化を実現すること。
• リアルタイムアプリケーションにおけるパーティクルフィルタの計算ボトルネックを、ハードウェアアクセラレーションによって克服すること。
• 並列処理とパイプライン処理をサポートする、スケーラブルでモジュラーかつ低レイテンシなFPGAアーキテクチャを設計すること。
• 自律走行ナビゲーションを実現するため、フォトダイオードベースの光センサを用いたUGVプラットフォーム上でシステムを検証すること。
• 2次元の局所化フレームワークを、UAVを用いた3次元のソーストラッキングに拡張すること。

提案手法

• 再サンプリングステップを複数のサブフィルタにわたって並列化可能にするために、SIRパーティクルフィルタのアルゴリズムを変更し、パーティクルルーティング機構を導入する。
• サンプリング、重要度重み付け、再サンプリングを並列に実行する8つの独立したサブフィルタを採用し、全体の実行時間を短縮する。
• フィルタステージ間でパイプライン処理を適用することで、スループットを向上させ、高い入力サンプリングレートを達成する。
• Artix-7 FPGAに実装し、スケーラビリティとリアルタイム実行可能性を裏付けるリソース使用量と性能指標を報告する。
• フォトダイオードからの2値測定値に適した重要度関数をカスタマイズし、ノイズ下での検出確率をモデル化する。
• 3次元拡張では16個のセンサと、位置のx, y, z成分を含む3次元状態空間モデルを用い、同じアルゴリズムフレームワークを適用する。

実験結果

リサーチクエスチョン

• RQ1 再サンプリングのボトルネックを克服するため、リアルタイムシステムで並列処理可能なように変更されたパーティクルフィルタリングアルゴリズムは実現可能か？
• RQ2 ロボットナビゲーションの文脈において、1024個のパーティクルを処理するFPGAベースのパーティクルフィルタの実行時間とサンプリングレートはどの程度達成可能か？
• RQ3 ノイズの多い2値測定値下で、ハードウェア最適化された本手法のパーティクルフィルタの推定精度は、標準SIRフィルタと比較してどの程度か？
• RQ4 提案されたアーキテクチャは、性能劣化を最小限に抑えて3次元ソース局所化に拡張可能か？
• RQ5 超低レイテンシを達成するにあたり、ハードウェア設計は推定精度をどの程度維持できるか？

主な発見

• 提案されたFPGAアーキテクチャは、1024個のパーティクルを処理する合計実行時間が5.62 μsに達し、サンプリングレートは178 kHzに相当する。
• 2次元局所化における推定誤差は、標準SIRフィルタと同等であり、アルゴリズムの変更にもかかわらず、精度に顕著な劣化は認められない。
• 16個のセンサと512個のパーティクルを用いた3次元ソース局所化モデルでは、350ステップにわたり平均推定誤差が0.82 mにとどまり、3次元空間内での実現可能性が示された。
• スケーラブルでモジュラーな設計であり、設計の複雑さが低いため、リアルタイムのロボットナビゲーションシステムへの展開が可能である。
• 実行時間とスループットの点で、先行するFPGAベースのパーティクルフィルタ設計を上回る性能を発揮した。
• システムは高いノイズレベルに対してもロバストであり、2値でノイズの多いセンサ入力下でも、正確なソース局所化を維持した。