[論文レビュー] SPADE: A SIMD Posit-enabled compute engine for Accelerating DNN Efficiency

Sonu Kumar, Lavanya Vinnakota+3 more|arXiv (Cornell University)|Jan 24, 2026

Numerical Methods and Algorithms被引用数 0

ひとこと要約

SPADE は Posit(8,0)、Posit(16,1)、Posit(32,2) を統一データパスでサポートする regime-aware SIMD Posit MAC を提案し、FPGA/ASIC での高効率と競争力のある DNN 推論精度を実現します。

ABSTRACT

The growing demand for edge-AI systems requires arithmetic units that balance numerical precision, energy efficiency, and compact hardware while supporting diverse formats. Posit arithmetic offers advantages over floating- and fixed-point representations through its tapered precision, wide dynamic range, and improved numerical robustness. This work presents SPADE, a unified multi-precision SIMD Posit-based multiplyaccumulate (MAC) architecture supporting Posit (8,0), Posit (16,1), and Posit (32,2) within a single framework. Unlike prior single-precision or floating/fixed-point SIMD MACs, SPADE introduces a regime-aware, lane-fused SIMD Posit datapath that hierarchically reuses Posit-specific submodules (LOD, complementor, shifter, and multiplier) across 8/16/32-bit precisions without datapath replication. FPGA implementation on a Xilinx Virtex-7 shows 45.13% LUT and 80% slice reduction for Posit (8,0), and up to 28.44% and 17.47% improvement for Posit (16,1) and Posit (32,2) over prior work, with only 6.9% LUT and 14.9% register overhead for multi-precision support. ASIC results across TSMC nodes achieve 1.38 GHz at 6.1 mW (28 nm). Evaluation on MNIST, CIFAR-10/100, and alphabet datasets confirms competitive inference accuracy.

研究の動機と目的

• 多様な数値フォーマットを扱う、正確でありつつエネルギー効率の高い算術ユニットのエッジAI ニーズを動機づける。
• Datapath の複製なしに Posit(8,0)、Posit(16,1)、Posit(32,2) にスケールする統一 SIMD Posit MAC を提案する。
• 効率的なマルチ精度実行のための regime 融合および共有サブモジュール設計を開発する。
• RTL、FPGA プロトタイピング、ASIC 合成結果を通じてハードウェアの実現性と DNN の精度を示す。

提案手法

• 5 段階の Posit MAC パイプラインを導入する（アンパック、マ mantissa 乗算、クワイアベースの蓄積、再構成/正規化、丸め/パッキング）。
• 8/16/32 ビットモードを跨ぐ 4 種類の精度スケーラブルな SIMD サブモジュールを共有（補完器、LOD、シフタ、乗算器）。
• 可変 Posit レジームを扱うための Leading-One Detector で regime decoding を実装。
• Posit-8 モードで 4×並列 MAC、Posit-16 モードで 2×、統一 Posit-32 パスを有効化し、制御オーバーヘッドを最小化。
• Posit(8,0)、Posit(16,1)、Posit(32,2) の各モードで SoftPosit と整合性を検証し、FPGA/ASIC の性能と面積を評価。

Figure 1: Proposed regime-aware SIMD Posit-8/16/32 MAC datapath illustrating hierarchical lane fusion and shared Posit-specific submodules.

実験結果

リサーチクエスチョン

• RQ1 Posit 演算を SIMD パイプラインに効率的に融合し、データパスを重複させずに複数の精度をサポートするにはどうすればよいか。
• RQ2 8/16/32-bit フォーマットを横断する共有 POSIT MAC における regime decoding、正規化、キャリー伝播を扱う主要なアーキテクチャ戦略は何か。
• RQ3 エッジプラットフォームでの精度適応型 DNN 推論を有効化する際のハードウェア効率と精度のトレードオフは何か。

主な発見

• FPGA 上の Posit-8 MAC は従来設計に対して最大で 45.13% の LUT 軽減、80% のスライス削減を実現。
• Posit-16 および Posit-32 MAC はそれぞれ 28.44% および 17.47% の LUT 削減を達成し、レジスタの大幅な節減を実現。
• マルチ精度 SIMD MAC は、1× Posit-32、2× Posit-16、または 4× Posit-8 の各操作をサイクルあたりに実行するための、追加の LUT 6.9% およびレジスタ負荷 14.9% のオーバーヘッドを最小化。
• 28 nm の ASIC 結果: 周波数 1.38 GHz、電力 6.1 mW、面積 0.025 mm^2。
• MNIST（LeNet-5）、CIFAR-10/100（AlexNet/VGG-16）、アルファベットデータセットでの推論実験は、浮動小数点基準に対して等精度を示す。
• SPADE は Posit-8 モードで独立した Posit-32 設計と比べて最大 4× の実効 MACs/W を提供。

Figure 3: Detailed micro-architecture for SIMD Posit compute engine based systolic array architecture, Cheshire interface (CVA6) [ 12 ] , control unit and memory banks.