[論文レビュー] SpiderCat: Optimal Fault-Tolerant Cat State Preparation

Andrey Boris Khesin, Sarah Meng Li+4 more|arXiv (Cornell University)|Mar 5, 2026

Quantum Computing Algorithms and Architecture被引用数 0

ひとこと要約

この論文は、ZX演算とグラフ理論を用いて、故障重量tまでのn量子ビットCAT（GHZ）状態に対する拡張性があり、証明可能に最適な耐故障構成を開発し、最小のCNOT数と適応的な深さ・補助量のトレードオフを実現します。

ABSTRACT

The ability to fault-tolerantly prepare CAT states, also known as multi-qubit GHZ states, is an important primitive for quantum error correction. It is required for Shor-style syndrome extraction, and can also be used as a subroutine for doing fault-tolerant state preparation of CSS codewords. Existing approaches to fault-tolerant CAT state preparations have been found using computationally expensive heuristics involving SAT solving, reinforcement learning, or exhaustive analysis. In this paper, we constructively find optimal circuits for CAT states in a more scalable way. In particular, we derive formal lower bounds on the number of CNOT gates required for circuits implementing $n$-qubit CAT states that do not spread errors of weight at most $t$ for $1\leq t \leq 5$. We do this by using fault-equivalent rewrites of ZX-diagrams to reduce it to a problem of characterising certain 3-regular simple graphs. We then provide families of such optimal graphs for infinitely many values of $n$ and $t\leq5$. By encoding the construction of optimal graphs as a constraint satisfaction problem we find explicit constructions for circuits that match this lower bound on CNOT count for all $n\leq50$ and $t \leq 5$ and for nearly all pairs $(n,t)$ with $n\leq 100$ and $t\leq 5$ or $n\leq 50$ and $t\leq 7$, significantly extending the regimes that were achievable by previous methods and improving the resource counts for existing constructions. We additionally show how to trade CNOT count against depth, allowing us to construct constant-depth fault-tolerant implementations using $O(n)$ ancilla and $O(n)$ CNOT gates.

研究の動機と目的

• CAT状態（一般化GHZ状態）を耐故障量子誤り訂正およびシンドローム抽出の原始的な要素として準備する動機づけ。
• 耐故障下でのn量子ビットCAT状態に対する拡張性があり、証明可能に最適な回路を開発（多くの結果でt ≤ 5）。
• 下界を導出し最適な回路を構築するためのZX計算法とグラフ理論的枠組みを導入。
• 大規模領域（n ≤ 100, t ≤ 5 または t ≤ 7 の特定の n で）で下界を満たす回路を realiz するSAT-およびグラフベースのアルゴリズムを提供。
• 耐故障性を保ちつつCNOT数、深さ、補助量のトレードオフを調整可能な設計ツールボックスを提供。

提案手法

• 回路をPauliフラグメントのZXダイアグラムとして表現し、ゲート・準備・測定をモデル化。
• 故障同値変換をZXダイアグラムに適用して、構築によって耐故障CAT状態準備を実現。
• 故障耐性CAT構成を3-正則グラフへ写像し、検出不能な故障に対応するエッジカットを分析してCNOT数の下界を導出。
• 基礎となる3-正則（マーク付き）グラフと蜘蛛-スケルトンリダクションによって構成をZ-グラフで特徴づけ。
• n ≤ 50, t ≤ 5 に対して下界と一致するグラフベース构成を明示的に提示し、拡張可能な領域（n ≤ 100, t ≤ 5; n ≤ 50, t ≤ 7）で追加のトレードオフとともに拡張。
• 深さ–幅のトレードオフを実証し、O(n)の補助量とO(n)のCNOTで定数深さ実装を示す。

実験結果

リサーチクエスチョン

• RQ1 故障重量t（t ≤ 5）下の耐故障n-量子ビットCAT状態準備のCNOT数の基本的な下界は何か？
• RQ2 広範なnおよびtの範囲（例：n ≤ 50–100, t ≤ 5–7）でこれらの下界に一致する耐故障CAT状態回路を構築できるか？
• RQ3 ZX計算法の故障同値変換を用いて、スケーラブルで深さ効率の良いCAT状態回路を設計できるか？
• RQ4 最適な耐故障CAT状態回路を支えるグラフ理論的構造（3-正則/マーク付きグラフ）は何であり、体系的に構築できるか？
• RQ5 CNOT数、回路深さ、補助量のトレードオフはどのようになり、深い/SAT最適と浅い設計の間を補間できるか？

主な発見

CNOT count	Depth	Ancillas	max t	max n
O(n)	O(n)	O(n)	6	24
≤3n	O(log n)	n	9	19
O(n)	O(n)	O(n)	5	8
n log(t + 1) + n	2 log(t + 1) + 2	≤1	2n	∞

• n量子ビットt-故障耐性CAT状態のスケーラブルな構成で、CNOT数はO(n)、補助量はO(n)、深さはO(log t)。
• 故障同値ZXダイアグラムリライトと3-正則グラフ表現を用いたt ≤ 5のCAT回路に対するCNOT数の正式下界を導出。
• 故障耐性CAT状態回路を3-正則マーク付きグラフへ写像することで、グラフ理論的下界と最適性の証明を可能に。
• n ≤ 50かつ t ≤ 5 に対して下界を満たすグラフの明示的構成を提供し、n ≤ 100, t ≤ 5 または n ≤ 50, t ≤ 7 の多くの (n, t) ペアで下界に一致する回路を生成。
• CNOT数を深さと交換できる方法を提供し、O(n)の補助量とO(n)のCNOTで定数深さの耐故障実装を可能に。
• 実用的なツールボックスを提供（再帰的、深さ/SAT最適、浅さ最適など、CAT状態準備のさまざまなリソース領域を網羅）。