[論文レビュー] Staggered Dslash Performance on Intel Xeon Phi Architecture

Ruizi Li, Steven Gottlieb|arXiv (Cornell University)|Nov 8, 2014

Particle physics theoretical and experimental studies参考文献 2被引用数 4

ひとこと要約

この論文は、Intel Xeon Phiコプロセッサ上でステアガードDslashカーネルの性能を評価し、メモリ帯域幅とベクトル化の最適化に焦点を当てている。独自のデータレイアウトとゲージ場の圧縮を用いることで、単精度性能で最大193 GF/sを達成し、Xeon Phiアーキテクチャにおいて高い性能を発揮するには、効率的なメモリアクセスとSIMDの活用が不可欠であることを示している。

ABSTRACT

The conjugate gradient (CG) algorithm is among the most essential and time consuming parts of lattice calculations with staggered quarks. We test the performance of CG and dslash, the key step in the CG algorithm, on the Intel Xeon Phi, also known as the Many Integrated Core (MIC) architecture. We try different parallelization strategies using MPI, OpenMP, and the vector processing units (VPUs).

研究の動機と目的

• 格子QCDシミュレーションにおけるIntel Xeon Phiコプロセッサ上でのステアガードDslashカーネルの性能を評価すること。
• データレイアウト、メモリ帯域幅、およびベクトル化が計算性能に与える影響を調査すること。
• ゲージ場の圧縮とストリーミングストアの性能向上への有効性を評価すること。
• マルチコプロセッサスケーリングに向けたハイブリッドMPI+OpenMPとネイティブモードのプログラミングモデルの有効性を検討すること。
• 主な性能ボトルネックを特定し、持続的なメモリ帯域幅と演算強度の最適化を図ること。

提案手法

• Xeon Phiコプロセッサ上でネイティブモード実行を可能にするために、MILC格子QCDコードを移植および再コンパイルした。
• データ局所性とベクトル化の向上を目的として、もともとウィルソンフェルミオン向けに設計された独自のデータレイアウトを採用した。
• 3リンクゲージ場の圧縮を適用し、メモリトラフィックを低減し、帯域幅効率を向上させた。
• コンパイラのベクトル化ディレクティブを用い、512ビットSIMDユニットを最大限に活用するようにストリーミングストアの使用を最適化した。
• GF/sを用いた性能測定と、メモリ帯域幅の推定値を、圧縮なしと圧縮ありのケースで比較した。
• ナイク項の有無を比較し、演算強度と性能に与える影響を評価した。

実験結果

リサーチクエスチョン

• RQ1 データレイアウトの選択が、Xeon Phi上でのステアガードDslashカーネルの性能にどのように影響するか？
• RQ2 ゲージ場の圧縮が性能とメモリ帯域幅利用効率をどの程度向上させるか？
• RQ3 ベクトル化とストリーミングストアの影響が、Dslashカーネルの持続的性能にどのように現れるか？
• RQ4 ハイブリッドMPI+OpenMPモデルは、複数のXeon Phiコプロセッサ間でのスケーリングにどの程度有効か？
• RQ5 演算強度は、Xeon Phiアーキテクチャにおける性能を決定づける要因として果たす役割は何か？

主な発見

• ゲージ場の圧縮と最適化されたデータレイアウトを適用した結果、単一のXeon Phiコプロセッサ上でステアガードDslashカーネルは最大193 GF/sの単精度性能を達成した。
• 圧縮なしでは、性能は140～141 GF/sに留まり、推定メモリ帯域幅は152～159 GB/sであった。
• ゲージ圧縮により、メモリ帯域幅使用量は142～153 GB/sに低下した一方で、性能は184～193 GF/sに向上した。
• ナイク項を含めると、圧縮ありの場合に304 GF/sまで性能が向上した。これは、SU(3)行列同士の演算による演算強度の上昇に起因する。
• 性能はSOALENやストリーミングストアの使用にほとんど依存せず、メモリアクセスパターンが主な要因であることが示された。
• 標準のMPI実装の性能が限界に達していたため、複数コプロセッサ間でのMPIベースのスケーリングは効果的でなかった。これより、最適化されたMPIライブラリの導入が求められる。