[論文レビュー] Stateless Model Checking for TSO and PSO

Parosh Aziz Abdulla, Stavros Aronis+4 more|arXiv (Cornell University)|Jan 9, 2015

Parallel Computing and Optimization Techniques参考文献 25被引用数 7

ひとこと要約

本論文は、TSOおよびPSOにおける緩和メモリモデル実行を特徴付ける、新規の非循環的表現である時系列トレースを導入する。この表現により、状態なしモデルチェックにおける最適な動的部分順序削減（DPOR）が可能となり、緩和メモリモデルの検証作業をほぼ順序付けられた一貫性レベルまで削減する。実際の応用において、従来のツールを著しく上回る性能を発揮する。

ABSTRACT

We present a technique for efficient stateless model checking of programs that execute under the relaxed memory models TSO and PSO. The basis for our technique is a novel representation of executions under TSO and PSO, called chronological traces. Chronological traces induce a partial order relation on relaxed memory executions, capturing dependencies that are needed to represent the interaction via shared variables. They are optimal in the sense that they only distinguish computations that are inequivalent under the widely-used representation by Shasha and Snir. This allows an optimal dynamic partial order reduction algorithm to explore a minimal number of executions while still guaranteeing full coverage. We apply our techniques to check, under the TSO and PSO memory models, LLVM assembly produced for C/pthreads programs. Our experiments show that our technique reduces the verification effort for relaxed memory models to be almost that for the standard model of sequential consistency. In many cases, our implementation significantly outperforms other comparable tools.

研究の動機と目的

• TSOやPSOのような緩和メモリモデル（RMM）における状態なしモデルチェック（SMC）の非効率性、特に重複する実行探索による検証コストの増加を解消すること。
• 従来の部分順序削減（POR）技術の制限を克服すること。これらの技術はRMMにおける循環的になる「起こりうる前後関係」に依存しており、直接適用できないこと。
• Shasha-Snirトレースにおける同値性を保ちつつ、冗長な探索を回避する、標準的かつ非循環的な緩和メモリ実行の表現を設計すること。
• 時系列トレースから導出される部分順序（起こりうる前後関係）が、最小かつ完全カバーに十分であるようにすることで、TSOおよびPSOにおける最適なDPORを実現すること。
• 提案手法が、緩和メモリモデル下でも順序付けられた一貫性に近い検証性能を達成することを実証すること。

提案手法

• TSOおよびPSO下でのプログラム実行を特徴付ける、新規の標準的表現としての時系列トレースを導入。イベントの順序を巧みに設計することで依存関係を捉える。
• 時系列トレースに基づく「起こりうる前後関係」を定義。これは非循環的であり、通常のShasha-Snirトレースにおける循環的関係とは異なり、DPORに適している。
• 時系列トレースとShasha-Snirトレースの間に一対一の対応関係を保証。これにより、RMMにおける各同値類が正確に一度だけ探索されることを保証する。
• 最適DPORアルゴリズムを、時系列トレースから得られる非循環的「起こりうる前後関係」を用いて適応。これにより、最小限の探索で完全カバーを達成する。
• PSOへの拡張のため、各メモリ場所ごとのストアバッファをモデル化し、異なるメモリ場所への更新の間に循環を生じさせないよう、プログラム順序エッジを適切に調整する。
• LLVMでコンパイルされたC/pthreadsプログラムを対象に実装および評価。他の既存ツールと性能を比較する。

実験結果

リサーチクエスチョン

• RQ1 Shasha-Snirトレースにおける同値性を保ちつつ、非循環的かつ標準的な緩和メモリ実行の表現を構築できるか？
• RQ2 このような表現が、TSOおよびPSOにおける最適な動的部分順序削減（DPOR）を可能にし、同値な実行の重複探索を回避できるか？
• RQ3 提案手法が、順序付けられた一貫性と比較して、緩和メモリモデルの検証作業をどの程度削減できるか？
• RQ4 実世界のプログラムにおいて、スケーラビリティおよび効率性の観点から、既存ツールを上回る性能を発揮するか？
• RQ5 循環的になる「起こりうる前後関係」を再び導入することなく、PSOの各場所ごとのストアバッファを処理できるか？

主な発見

• 時系列トレースはShasha-Snirトレースと一対一に対応しており、カバレッジの損失がなく、非循環的「起こりうる前後関係」の構築が可能である。
• 時系列トレースから導出される非循環的「起こりうる前後関係」は、最適なDPORをサポートし、Shasha-Snirトレースの同値類ごとに正確に1つの実行が探索されることを保証する。
• 強固なプログラム（例：データレースフリー）では、TSOおよびPSO下でも、順序付けられた一貫性と同一の実行数が探索される。これは、Mazurkiewiczトレースとの一対一対応によるものである。
• 本手法により、緩和メモリモデルの検証作業が、ほぼ順序付けられた一貫性レベルまで削減され、著しく効率が向上する。
• 実験的評価により、特に複雑な並行プログラムにおいて、他の同等のツールを上回る性能を発揮することが示された。
• 各場所ごとのストアバッファをモデル化し、選択的なプログラム順序エッジを用いることで、異なるメモリ場所への更新の間に循環を回避する手法が成功裏に実装された。