[論文レビュー] Static Address Generation Easing: a Design Methodology for Parallel Interleaver Architectures

Cyrille Chavet, Philippe Coussy+2 more|arXiv (Cornell University)|Feb 21, 2010

Error Correcting Code Techniques参考文献 5被引用数 6

ひとこと要約

本稿では、テューブロ・ライクなデコーダーにおける並列インタリーブ回路の設計手法を提示しており、メモリバンク間のアクセス衝突を回避するため、変数のマッピングを最適化することで実現している。モジュラー算術とグラフ彩色に基づく体系的な手法により、衝突のないアクセスを保証するとともに、ハードウェアの複雑さを最小限に抑える。事例研究では、従来手法に比べて接続回路のオーバーヘッドを低減し、スループット効率を向上させる優れた性能を示している。

ABSTRACT

For high throughput applications, turbo-like iterative decoders are implemented with parallel architectures. However, to be efficient parallel architectures require to avoid collision accesses i.e. concurrent read/write accesses should not target the same memory block. This consideration applies to the two main classes of turbo-like codes which are Low Density Parity Check (LDPC) and Turbo-Codes. In this paper we propose a methodology which finds a collision-free mapping of the variables in the memory banks and which optimizes the resulting interleaving architecture. Finally, we show through a pedagogical example the interest of our approach compared to state-of-the-art techniques.

研究の動機と目的

• テューブロ・ライクなコード向け高スループット並列インタリーブ回路におけるメモリアクセス衝突の課題に対処すること。
• 同時にアクセスされる可能性がある変数が同じメモリバンクに割り当てられないよう、変数をメモリバンクにマップする体系的な設計手法を開発すること。
• 並列インタリーブ実装におけるハードウェアの複雑さと接続回路のオーバーヘッドを最小限に抑えること。
• LDPCおよびテューブロコードデコーダーにおけるメモリの利用効率とスループットを最適化すること。
• 効率的な並列インタリーブを設計するためのスケーラブルで再利用可能なフレームワークを提供すること。

提案手法

• 変数をメモリバンクに分散配置するため、モジュラー算術を用い、同時にアクセスが必要な2つの変数が同じバンクに割り当てられないように保証する。
• インタリービング問題をグラフ彩色問題としてモデル化し、変数をノードとし、衝突をエッジとする。これにより、効率的な衝突解決が可能になる。
• コード構造とインタリービング制約に基づいて事前にメモリマッピングを計算する静的アドレス生成方式を採用する。
• マッピングプロセスの説明と衝突のない性質の検証を目的とした教育的例を提示する。
• 接続回路の複雑さを最小限に抑え、並列性を最大化することで、低面積かつ高スループットな設計を実現する。
• インタリービングパターンを再利用可能なマッピングフレームワークに抽象化することで、LDPCおよびテューブロコードアーキテクチャの両方をサポートする。

実験結果

リサーチクエスチョン

• RQ1 どのようにすれば、テューブロ・ライクなコード向け並列インタリーブ回路において、メモリアクセス衝突を体系的かつ効果的に回避できるか？
• RQ2 高スループットデコーダーにおいて、変数をメモリバンクに効率的かつ衝突のない方法でマップするための設計手法は何か？
• RQ3 提案手法は、最先端のインタリーブ設計手法と比較して、面積と性能の点でどのように差をつけるか？
• RQ4 最適なメモリ利用効率と最小限の接続回路オーバーヘッドを保証する静的アドレス生成方式を導出可能か？
• RQ5 モジュラー算術とグラフ彩色は、インタリーブ設計のスケーラビリティと再利用性にどのような影響を与えるか？

主な発見

• 提案手法により、体系的な変数マッピングによって並列インタリーブ回路におけるメモリアクセス衝突が完全に排除された。
• モジュラー算術とグラフ彩色の活用により、最小限のハードウェアオーバーヘッドで衝突のないメモリアクセスパターンが実現された。
• 事例研究では、従来手法と比較して接続回路の複雑さが顕著に低減された。
• 競合を避ける一方で、並列メモリアクセスを最大化することで、高いスループットが達成された。
• 抽象的かつ構造に依存しないマッピングフレームワークのため、スケーラブルであり、LDPCおよびテューブロコードデコーダーに応用可能である。
• 静的アドレス生成方式により、制御論理が簡素化され、インタリーブ回路におけるランタイムの複雑さが低減された。