[論文レビュー] Static extraction of memory access profiles for multi-core interference analysis of real-time tasks

Thomas Carle, Hugues Cassé|arXiv (Cornell University)|Mar 31, 2021

Real-Time Systems Scheduling参考文献 14被引用数 4

ひとこと要約

本論文は、マルチコアプロセッサ上で実行されるリアルタイムタスクのバイナリコードを独立して解析することにより、最悪実行時間およびメモリアクセスプロファイルを抽出する静的解析フレームワークを提示する。抽象化されたセグメント列およびタイムドトレースを生成することで、干渉を考慮した最悪応答時間（WCRT）解析を正確に可能にし、既存のWCRTおよびリアルタイム計算のバックエンドに適合する整合的で正確かつ再利用可能な入力パイプラインを提供する。

ABSTRACT

We present a static analysis framework for real-time task systems running on multi-core processors. Our method analyzes tasks in isolation at the binary level and generates worst-case timing and memory access profiles. These profiles can then be combined to perform an interference analysis at the task system level, as part of a multi-core Worst-Case Response Time (WCRT) analysis. In this paper we introduce a formal description of the models and algorithmic building blocks composing our framework. We also discuss how the memory access profiles generated by our method could be used to feed existing state-of-the-art WCRT frameworks. To the best of our knowledge, it is the first time that a method is documented on how to produce sound, safe and precise inputs for interference analysis methods.

研究の動機と目的

• 並列実行中に共有メモリバスによって引き起こされる予測不能な遅延が生じるマルチコアリアルタイムシステムにおけるタイミング干渉の課題に対処すること。
• ソースコードの変更なしに、音声的で安全かつ正確な最悪ケースのメモリアクセスおよびタイミングプロファイルを生成する手法を提供すること。
• セグメント列やタイムドトレースといった標準化された抽象化された入力を生成することで、既存のWCRT解析フレームワークへの統合を可能にすること。
• バイナリレベルでの動作と最小限のコード変換により、レガシーシステムおよびCOTSベースのシステムをサポートすること。
• 最先端のWCRTおよびリアルタイム計算のバックエンド向けに、汎用的で再利用可能な入力生成パイプラインを提供し、精度と再利用性を向上させること。

提案手法

• リアルタイムタスクのバイナリレベルでの静的解析を実行し、時間スタンプが付加された命令を用いてメモリアクセスパターンをモデル化した最悪実行トレースを抽出する。
• 低レベルのトレースを高レベルのセグメント列に変換する形式的抽象化プロセスを適用し、各セグメントは継続時間と最悪ケースのメモリアクセス回数で特徴付けられる。
• アクセス継続時間とアクセス間隔を考慮した時間順序セグメンテーション処理を用い、重複するアクセスパターン間でも最悪ケース動作を保持する。
• 細粒度のトレース列挙と粗粒度のセグメント抽象化の両方をサポートし、精度と計算コストの間でトレードオフを可能にする。
• メモリアクセスウィンドウとバス仲裁遅延を保守的にモデル化することで、過大近似の安全性を確保する。
• リアルタイム計算およびマルチコア応答時間解析における干渉モデルと互換性のある入力を提供することで、既存のWCRTバックエンドへの統合を可能にする。

実験結果

リサーチクエスチョン

• RQ1 バイナリコードからマルチコアリアルタイムタスクに対して、最小限の仮定で最悪ケースのメモリアクセスプロファイルを静的に抽出する方法は何か？
• RQ2 どのような形式的モデルと抽象化が、タイミングおよびアクセスの精度を保持しつつ、異なるWCRT解析バックエンド間での再利用を可能にするか？
• RQ3 生成されたプロファイルをどのようにして、マルチコアシステムにおける共有メモリバスからの干渉を正確にモデル化するために使用できるか？
• RQ4 メモリアクセスプロファイルの表現において、精度（トレースレベル）と効率（セグメントレベル）のトレードオフはどのように評価できるか？
• RQ5 既存のWCRTおよびリアルタイム計算ツールのコアアルゴリズムを変更することなく、このフレームワークをどのようにして統合できるか？

主な発見

• 本フレームワークは、バイナリコードから音声的で正確な最悪ケースのメモリアクセスおよびタイミングプロファイルを生成でき、マルチコアシステムにおける干渉モデル化を正確に可能にする。
• トレースをセグメント列に抽象化することで複雑性が低下するが、最悪ケースの保証は維持され、既存のWCRTバックエンドへの統合に適している。
• 本手法は細粒度のトレース列挙と粗粒度のセグメント抽象化の両方をサポートし、精度と計算コストの間で調整可能なトレードオフを提供する。
• 生成されたプロファイルは、リアルタイム計算および干渉式に基づく最先端のWCRT解析フレームワークと互換性がある。
• 本アプローチにより、ソースコードの変更やハードウェアの変更なしに、COTSプロセッサ上で静的スケジューリングおよび応答時間解析が可能になる。
• 本フレームワークは、干渉を考慮した解析に適した再利用可能で標準化された入力パイプラインを提供し、現在のマルチコアリアルタイム解析ツールチェーンにおける重要な欠落を埋める。